02.04.2011, 02:59 PM
Ich sehe jetzt zwei gegenphasig angesteuerte Emitterfolge als Treiberstufen.
Dahinter sitzen ein hi-side NMOS und ein lo-side NMOS.
Das ist "unüblich", könnte aber bis zu einem gewissen Grade funktionieren.
In jedem Fall wird die positive Halbwelle stark beschnitten,
d.h. von +15V sind abzuziehen 1V für den Emitterfolger und ca 5V gate-source-Spannung unter Last, kommen also höchsten +15V-6V=+9V raus an Last.
Kleiner tip zur Dokumentation: Wenn Du in LTSpice den Netzen, die Du anschließend "probst" einen Namen ("label") verpaßt, können Aussenstehende auch erkennen, an welchen Punkten Du gemessen hast. Statt N009 sieht man dann Deine gewählten Bezeichner wie "Hi-Side-Gate" "Out" oder was auch immer.
Dahinter sitzen ein hi-side NMOS und ein lo-side NMOS.
Das ist "unüblich", könnte aber bis zu einem gewissen Grade funktionieren.
In jedem Fall wird die positive Halbwelle stark beschnitten,
d.h. von +15V sind abzuziehen 1V für den Emitterfolger und ca 5V gate-source-Spannung unter Last, kommen also höchsten +15V-6V=+9V raus an Last.
Kleiner tip zur Dokumentation: Wenn Du in LTSpice den Netzen, die Du anschließend "probst" einen Namen ("label") verpaßt, können Aussenstehende auch erkennen, an welchen Punkten Du gemessen hast. Statt N009 sieht man dann Deine gewählten Bezeichner wie "Hi-Side-Gate" "Out" oder was auch immer.
...mit der Lizenz zum Löten!