[Bandre]

Hi ,

hier mal ein interessanter Auszug eines D-Amp`s:


"Mit Ausnahme der Leistungs-Schalttransistoren sowie weniger passiver Bauteile, befinden sich alle Baugruppen innerhalb des Moduls, die auf einer so genannten Spread-Spectrum-Basis mit Abtastfrequenzen zwischen 200 kHz und 1,5 MHz arbeiten.
Der integrierte digitale Signalprozessor (DSP) lernt dabei die Parameter der Endstufen FETs, um diese dann im exakten Timing steuern zu können."


So was haltet ihr von der Aussage?


Gruß

[Rumgucker]

Spread-Spektrum ist ein "jitterndes" Taktverfahren (z.B. für uCs), um den Störnebel über ein breiteres Band zu verteilen und daher die HF-Energie zu senken.

Man verteilt den Müll sozusagen über eine größere Fläche, wodurch die zugelassene Haufenhöhe eigehalten wird. Irgendwie krank.

Aber noch kranker wird es, wenn man dieses Verfahren im steuernden DSP der Endstufe einsetzt. Wir kennen doch nun aus eurer Erfahrung, dass die hochvoltigen und slewrate-intensiven Endstufen die wahren "Sender" sind und nicht etwa die Kleinspannungssteuerstufen.

Und das mit der adaptiven Anpassung and ie Schaltzeiten der Endstufe haben wir schon von Philips zero-dead-time-Chip gelernt. Wenn der DSP das auch kann, dann ist das gut. Ich frag mich nur, wie ein DSP das schaffen soll. Die Dinger sind zwar schnell, aber hier gehts um wenige Nanosekunden. Das trau ich nem DSP einfach nicht so gut zu.

Also rundum halte ich das für nen Marketingtext, der zwar für sich genommen wahr sein mag, aber insgesamt gesehen eher absurd ist.

[Bandre]

Hi, hier mal eine Erklärung eines Profis:

naja,
was der dsp wohl "lernt" ?
totzeit im ns-bereich verändern? dann haben die als erste nen 2Ghz dsp drin.
nee.
vermutlich wird die totzeit verändert/umgeschaltet, wenn zuviel strom-spikes
auftreten...er lernt zu überleben. schlauer tripath chip.


Gruß

[Basstler]

Moin...

Was haltet Ihr von der Idee die PWM von einem MC zu erzeugen ?

Die Modernen haben recht leistungsfähige AD-Wandler und PWM-Module an Board.
Und was anderes machen die meisten Class-D Konzepte ja nicht, als von Analog nach Digital wandeln....

Somit hätte man den kritischen Teil der Modulation vielleicht besser im Griff.

[eurofighter]

ich nehme mal an, das du mit MC einen µC meinst ^^

ich denke, das wir da größte geschwindigkeitsprobleme bekommen wird. nehmen wir mal an, soein µC läuft mir 100 MHZ. Das ist sicherlich nicht wenig für soein kleines ding ^^ Und nu wollen wir hier auch noch einen ADC ansteuern, das signal umrechnen und ausgeben. Wenn wir nu ne benbreite bis in nen Bereich von 1-2 MHZ haben wollen müssten wir hier also mit 50-100 "echten" Befehlen auskommen. Wäre wohl schon ne Leistung, das zu schaffen

Gibts hier nen informaikstudenten in höherem Semester?

[Bandre]

Wenn dann nur "FPGA"

Gruß

[Rumgucker]

So ganz daneben finde ich Basstlers Idee nicht!

Stellt euch einfach nen Analog-Komparator in einem AVR oder PIC vor, der das NF-Eingangssignal mit der per Tiefpass integrierten PWM-Spannung vergleicht. Ist die PWM-Spannung zu niedrig, so regelt der Controller sanft gegenan, in dem er den PW-Modulator verstellt. Das sind weniger als 10 Befehle. Man könnte Sanftanlauf, slew-rate und clipping des PW-Modulators beeinflussen. Schon verlockend.

Der Engpass liegt IMO in dem PWM. 500 kHz Träger bei 16 Bit Auflösung würde ja eine gewaltige Taktfrequenz für den PWM bedingen.

[eurofighter]

wären nur 32,5 GHZ

[Basstler]

Geb es ja zu...bin nicht alleine auf die Idee gekommen

http://www.freescale.com/webapp/sps/site...1D2GFkDCpQ

Steh aufn Schlauch....wie errechnet Ihr die Taktfrequenz ?

[alfsch]

die "milchmädchenrechnung" : 500khz * "16bit"(=65000) = 3 e10 (32ghz)

geht nie...aber braucht man auch nicht !

geht so: mit nem schnellen core, zb arm7, haste 50mhz /32bit risc cpu.
bei etwa 350khz (44khz *8), 8fach oversampling, wird puls-sequenz berechnet, hast ja etwa 100 befehle zeit dazu, gibt rund 140 takte der cpu-clk, dh etwa 7bit (>128) pwm kannste so zb mit nem pwm-timer erzeugen; so; nun kommt zb ein 3.ordnung "noise shaper" , dh das oversampling filter summiert auch die fehler, da ja nur 7 bit statt 16.
das ergibt dann zunehmende genauigkeit = dynamik bei tiefen frequenzen.
so etwa : 7bit = 40db, + 60db (20db/dekade * 3. ord.) vom shaper.
hurra : 100db dynamik bei 20khz , bei 2khz etwa 150db.

und wenn man sich diese 3 monate risc programm nicht antun will, kauft mans als chip fixfertig zb. WM8602 von wolfson...

[Rumgucker]

So ein oversampling-Algorithmus ist wirklich nicht trivial.

(wollte jetzt nur was möglichst gut klingendes zu Alfschs Beitrag sagen )

[Rumgucker]

Hmmm.... ich bin sogar der Meinung (ohne das von Alfsch angegebene Bauteil angeschaut zu haben), dass die Methode des "oversamplings" nicht für D-Amps geeignet ist!

Wenn wir uns die typischen Digitalsignale eines oversamplings-Signals anschauen, so sind da in die Zyklen "ab und zu" Ausgleichsimpulse eingestreut. Ein Merkmal des Oversamplings ist, dass die Ausgleichsimpuls-Wiederholfrequenz deutlich niedriger liegt als die eigentliche Zyklusfrequenz.

Die Leistungsstufe eines D-Amps benötigt möglichst lange Arbeitszeiten. Jede "sinnlose" Umschaltung erhöht die Verluste. Daher ist es notwendig auf den 2 us Zykluszeit eben möglichst nur 2 Umschaltungen zu gestatten. Die minimale Schaltzeit sollte sowieso nicht unter 20 ns fallen.

Ein einziger Ausgleichsimpuls (der auch eine Minimalzeit nicht unterschreiten darf) VERDOPPELT glattweg die Umschalt-Verluste.

Wie oben schon angeführt kommt hinzu, dass die Ausgleichsimpulse eine niedrigere Grundfrequenz haben. Dabei wird die Filterwirkung schlechter, bis hin zur Hörbarkeit.

Nein. Ich halte oversampling-Methoden in Halbbrücken-D-Amps oder phasengleichen Vollbrücken D-Amps für nicht geeignet. Ob das bei Alfschs Phasenwinkel-Vollbrücke anders aussieht, hab ich noch nicht durchgedacht.

Oder lieg ich ganz falsch?

[alfsch]

ein klares "jein"...

"zwischen-pulse" sind doof -- klar.
die noise-shaping "korrektur" bewirkt sinnigerweise eine veränderung der pulslänge, und keine "extra"pulse.

die eigentlichen 3 probleme sind:
-auflösung, auch vom "shaper", ist bedingt durch die minimale veränderung der pulslänge, dh dem clk des pwm-timers. und da setzt die aktuelle technik so etwa bei 60mhz clk das "sinnvolle" limit. fpgas können teilw. bis 500mhz , spartan3e zb, aber aufwand !!

-versorgung, brumm usw, erscheint direkt im output, da bei der berechnung von idealen pulsen ausgegangen wird ! zur korrektur muss ein ad-wandler die daten zeitkorrekt der berechnung zur verfügung stellen...da wirds dann richtig komplex !!
oder die power wird "sauber" geregelt, mit dem aufwand wird das ganze aber dann...zumindest nicht ressourcen sparend...

-bei geringer lautstärke ---hey, is digital, also data*0,001 >> weniger effektive bits --- bleibt zuwenig dynamik, es rauscht
deswegen zb bei panasonic saxr-xx amps: geregelte smps versorgung, spannung wird mit lautstärke rauf-runter geregelt, ...irgendwann wirds netzteil komplexer als der amp

[Rumgucker]

Letztlich liegt das Problem in der festen Taktfrequenz der CPU/PWM. Das passt nicht zur Aufgabenstellung. Das können die analogen PWM-Modulatoren mit minimalem Aufwand wesentlich besser.

Vielleicht liegt der Trick in einer sinnvollen Kombination eines konventionellen Modulators und einem ihn überwachenden Micro-Controllers ?

Der MC würde idealerweise direkt in das clipping eingreifen, ohne LED/LDR-Klimmzüge, wie von Beobachter vorgeschlagen oder ohne mittelschweres TTL-Chipgrab wie von Tillg erdacht.

[alfsch]

hmmm,

Zitat:Vielleicht liegt der Trick in einer sinnvollen Kombination eines konventionellen Modulators und einem ihn überwachenden Micro-Controllers ?

der lars hatte wohl sowas im sinn...
http://www.newclassd.com/

imho: hysterese-wandler und AVR tiny als controller, schutz usw.

[Rumgucker]

Da fehlt mir irgendwie das Innovative.

Es MUSS noch was trickreicheres geben

[Basstler]

Sorry...da komme ich nicht mehr komplett mit...
Zuviel Defizite bei der digitalen Signalverarbeitung.

Freescale geht ja von einer digitalen Quelle aus, Codec. Daher fällt die AD-Wandlung raus und der MC muss "nur" noch die Pwm erzeugen.

Den kleinen 56F801FA60 hab ich hier auf einem Demokit noch rumliegen, wenn ich mal Zeit habe, werde ich es mal probieren. Zumindest für die Subwoofer Anwendung, da reichen 50-70kHz Modulation aus. Das PWM Modul schafft max. 1 MHz, der AD Wandler die Hälfte. Vielleicht läufts.

[alfsch]

dig quelle, logo, immer

sonst muss noch ein ad codec davor...und dann wirds irgendwie witzlos

(woher auch gutes signal bekommen? u2 und clapton besuchen mich eher selten, muss ich mit cd vorlieb nehmen...

[erg]

hi

http://en.wikipedia.org/wiki/Noise_shaping

ich habe im sinn einen Noise Shaper in ein FPGA zu implementieren, doch da habe ich höchstwarscheinlich noch was nicht korrekt verstanden, denn überal wo ich was über den Noise Shaper lese sthet, dass er nicht trivial sei oder so. Ich sehe jedoch die Schwirigkeit noch nicht.

Also:

Die Formel auf Wikipedia in ein FPGA oder in ASM zu Programieren sollte meiner Meinung nach kein Problem sien. Mir fehlen jedoch nur noch die Grössen der einzelnen Koeffizienten (A,B,C,... auf Wikipedia). Hat jemand ne Ahnung wie gross diese Koeefizienten sind?? oder habe ich da etwas total falsch verstanden??

Zudem ist mir unklar wie alfsch darauf kommt das jede weitere Ordnung +20DB dynamik bringt. (z.B. ein Noise Shaper 100. Ordnung = über 2000DB dynamik?!?)

[alfsch]

hallo erg

also: bin kein noise-shaper-profi...
vom grund-prinzip her, 1. ord., is das erst mal ein integrator, daher etwa 20db /dekade "gewinn" (= integration)
aber: ab 3. ordnung wirds instabil, bzw "chaotisch", dh : shaper 4. oder 5. ordnung brauchen nichtlineare kontroll-elemente, um clip der jeweiligen stufen und damit ein "ausrasten" der schleife zu verhindern...
daher waren die ersten shaper (technics "mash") alle 3. ordnung,
erst die späteren (zb crystal cs4303 ) 5. ordung aber richtig "heftig", theoretisch 150db dynamik...
guck mal theorie bei:
http://www.ic-on-line.cn/IOL/datasheet/C...413254.pdf

also: 100.ord. geht nieeeeee....