[alfsch]

(04.09.2018, 07:40 PM)kahlo schrieb: Mhh. Vielleicht. Drain-Source zwischen Masse und Cap, Gate an + ? Dann aber N-MOS, oder? Muss wohl mal LTspice ausmotten, bin eingerostet   .

Was haben Mosfets eigentlich für ein Spannungsabfall über die DS-Strecke, wenn fast kein Strom fliesst (im einstelligen µA-Bereich denke ich) ? Die üblichen 0,6V einer Diode? Das wäre schlecht.

jo, P-MOS liegt in der + Leitung , daher... "P" . gate kommt dann auf Masse.
+der mosfet wird recht niederohmig, wenn er "on" ist, also dieser zb sollte bei 1,5V so etwa 0,3 ohm haben, bei 5uA würden dann 1,5uV "abfallen" 
(ein FET, auch MOSFET , verhält sich etwa wie ein "steuerbarer Widerstand" , die Gate-Source Spannung erzeugt einen "Kanal" im chip ( = Widerstand ) , der sich abhängig von der Spannung ändert - bis zu Null = nix , dann ist er hochohmig)