01.07.2005, 07:37 PM
Seh ich richtig,
1. ...daß D4/D6 Sättigungen von Q7/Q9 vermeiden sollen? Bringt das was? Bei 560R BE-Widerstand zeigten meine Simuls in diese Richtung keine Wirkung.
2. ...daß die Q10/R12- bzw. R9/Q8-Entladung es nicht richtig bringt? Man muß bei dieser Schaltung bedenken, daß man kaum Spannung und deswegen kaum Power hat. Alles spielt sich im Bereich unter 5 Volt ab. Da kämpft der MOS heftigst gegen seine Gate-Enladung gegenan. Man braucht schon wirklich 1A. Deine Schaltung liefert jedoch nur einen Q8/Q10-Basisstrom von bestenfalls 7mA. Damit kriegt man keine 1A-Entladung hin. Jedenfalls ist mir das nicht in meinen UcD-Simulationen gelungen.
3. ....daß Du das Lead-Netzwerk anders dimensioniert hast? Ich hatte nie Wirkungen gesehen, egal wie ichs dimensioniert hatte. Der erste Verstärker, der mal damit wirklich was anfangen kann, ist mein aktueller Simpel-UcD.
1. ...daß D4/D6 Sättigungen von Q7/Q9 vermeiden sollen? Bringt das was? Bei 560R BE-Widerstand zeigten meine Simuls in diese Richtung keine Wirkung.
2. ...daß die Q10/R12- bzw. R9/Q8-Entladung es nicht richtig bringt? Man muß bei dieser Schaltung bedenken, daß man kaum Spannung und deswegen kaum Power hat. Alles spielt sich im Bereich unter 5 Volt ab. Da kämpft der MOS heftigst gegen seine Gate-Enladung gegenan. Man braucht schon wirklich 1A. Deine Schaltung liefert jedoch nur einen Q8/Q10-Basisstrom von bestenfalls 7mA. Damit kriegt man keine 1A-Entladung hin. Jedenfalls ist mir das nicht in meinen UcD-Simulationen gelungen.
3. ....daß Du das Lead-Netzwerk anders dimensioniert hast? Ich hatte nie Wirkungen gesehen, egal wie ichs dimensioniert hatte. Der erste Verstärker, der mal damit wirklich was anfangen kann, ist mein aktueller Simpel-UcD.