• .
  • Willkommen im Forum!
  • Alles beim Alten...
  • Du hast kaum etwas verpasst ;-)
  • Jetzt noch sicherer mit HTTPS
Hallo, Gast! Anmelden Registrieren


DDF4-amp
#21
Naja.. bei solchen Preisen muss man das Rad nicht neu erfinden. Stimmt schon. Ich leg mich wieder schlafen... Wink
 
#22
Die machen ja eigentlich nur das - und auch ganz gut.
 
#23
Mal ein paar Gedanken......

Wir erwarten 3.1 MHz Bit-Clock. Diese Bit-Clock und die eigentlichen Bits können aus den Nulldurchgängen und den Zeiten dazwischen gewonnen werden.

Nach 64 Bits (= 48 kHz) ist ein Frame gesammelt und wir könnten die beiden mit 24 Bit auflösenden PW-Modulatoren für die beiden Stereo-Kanäle laden.

Die PWM müsste dann aber mit stolzen 800 GHz getaktet werden (48 kHz * 2^24), damit sie mithalten kann. Das ist natürlich Humbug!

Also wird jede Lösung mehr oder weniger "so lala" sein. Einfach dadurch, dass man Bits wegwirft. Bei 10 Bit Auflösung reicht man mit einer 50 MHz PWM aus.

Diese PWM-Taktrate muss synchron zur o.a. Bit-Clock laufen. In eine Bit-Clock müssten also exakt "50 MHz / 3.1 Mhz" Takte passen.

Man kann zwar nun eine Digital-PLL justieren. Die muss dann allerdings mit einer Grundfrequenz von mehreren GHz arbeiten, damit sie genau genug geregelt werden kann. Das ist auch wieder Humbug.

Also vergisst man das PLL-Gebrabbel, stellt die PWM-Taktfrequenz auf ~52MHz hoch und lässt innerhalb einer 3.1 MHz Bit-Clock den PWM-Taktgenerator genau 16 Takte laufen. Dann stoppt man die PWM und startet die nächsten 16 Takte bei der nächsten Bit-Clock.

So wird die 10 Bit-PWM in 64 kleine Häppchen unterteilt, die jeweils ein paar Nanosekunden zu kurz sind. Jedes Häppchen ist synchron zu einem empfangenen Bit.

-------------

Wo lag/lieg nun das Problem? misstrau
 
#24
Sowas könnte man (also ich) sogar in einen einzigen CPLD brennen, denke ich.

Wär zumindest sportlicher als fix-fertige Chips und wesentlich direkter, als mit mehreren Chips immer wieder mühsam ne Synchronisation zu erzwingen.
 
#25
Och... irgendwie hätte ich Lust darauf. Ich hab ja noch nie ein "ernsthaftes" CPLD-Projekt gemacht.

Und so ein 1-Chip-"SPDIF->PWM"-Wandler mit so nem ollen Xilinx 95-Derivat wär doch schnuckelig.

Dann würde ich endlich mal etwas mit diesem Gerät spielen:

[Bild: 1_1375452409_logik13.JPG]

Also.. WENN Interesse besteht, setz ich mich mal an die VHDL-Zeilen ran. Aber mehr als 10 Bit PWM krieg ich so nicht hin. Das muss klar sein. Vielleicht 11 Bit.
 
#26
PCM nach PWM gibt es fixfertig von TI. Ist aber natürlich weniger interessant als selber etwas zu probieren.

Gruss

Charles
 
#27
Ja. Klar

Es gibt Chips, die SPDIF -> PCM konvertieren (oft mit I²S-Ausgang).

Und es gibt Chips, die PCM -> PWM konvertieren.

---------

Ich hab aber SPDIF -> PWM vorgeschlagen. Und sowas hab ich nirgends gefunden. Diese vorgeschlagene Lösung hat die beschriebenen Vorteile, weil man die PWM quasisynchron mit der SPDIF-Taktrate mitlaufen lassen kann.
 
#28
jo...interessante Idee Confused
aber Zweifel, daß es funktioniert - also "so richtig"
prinzipiell wird schon irgendwas rauskommen...aber mit welchen Verzerrungen wohl ? misstrau
(zumindest wäre es ein "sinnvoller" Versuch, mit dem CPLD was zu machen Tongue )
    Don't worry about getting older.  You're still gonna do dump stuff...only slower
 
#29
Erstmal müssen wir nichts löten oder kaufen. Es würde reichen, wenn wir alle Xilinx o.ä. laden und damit VHDL machen.

Zuerst wäre der SPDIF-Simulationsgenerator zu erstellen. Vielleicht sollte er zwei Frames abfeuern können?

Wer kann das?

misstrau
 
#30
Wir hätten natürlich auch gleich den Vorteil, dass wir den anhängenden D-Amp selbst steuern. Vielleicht kriegt man da sogar nen filterlosen Modulator hin?

Zumindest aber behält der CPLD vermutlich so viele freie Pins, dass da zumindest noch allerlei Lämpchen steuerbar sind. Zum Beispiel ne Aussteuerungsanzeige.

Und wir haben die deadtimes der Endstufe im Griff.

Ich seh eigentlich nur Vorteile.

 
#31
Dies liefe wohl auf ein Konzept ganz ohne Gegenkopplung des Class-D-Amp hinaus.
Daraus ergeben sich imho vor allem 2 Probleme:
Die Betriebsspannung muss unter allen Lastbedingungen Referenzqualität haben.
Es gibt nicht die optimale statische Totzeiteinstellung - es gibt immer eine Unstetigkeit wenn bei mittlerer Aussteuerung der induktive Laststrom nicht mehr auf Null zurückkehrt.
...mit der Lizenz zum Löten!
 
#32
Naja. War ja auch nur ne Idee. Prinzipiell gehts ja erstmal um "SPDIF -> PWM per VHDL".

An sich ein überschaubares Projekt und für das Forum durchaus geeignet. Kompliziert. Aber nicht unrealistisch.

Ich frag mich nur, ob das einen - außer Alfsch - wirklich und ernsthaft interessiert? Wer brennt sich zum Schluss den Chip?

Mich persönlich interessiert mehr der Weg dahin.

Vom Prinzip her sind das genau die gleichen - schlechten - Voraussetzungen für ein gutes Teamwork wie bei der ForenBox2013.

 
#33
Da gebe ich Dir erstmal Recht. Man kann dies als Grundsatzuntersuchung betreiben, aber das Resultat wird vmtl den existierenden Fertiglösungen kaum das Wasser reichen können.

Ich sag es mal so: Die rein digitale Lösung existiert garnicht - denn das rein digitale PWM-Signal wird grundsätzlich mit der rein analogen Betriebsspannung multipliziert - und da liegt der Hase im Pfeffer...
...mit der Lizenz zum Löten!
 
#34
Zitat:Original geschrieben von Rumgucker

Gibts so ne "SPDIF->PWM"-Konverter nicht schon auch als fixfertige Chips zu kaufen? Wär doch naheliegend irgendwie... misstrau
die chips gibts...d.h spdif->pcm + pcm->pwm
irgendwie haben mir die von Ti nie gefallen, aber einige neuere von STM sehen echt interessant aus - denke, ich sollte mal so einen versuchen Confused
nur - welchen? nachdem die ersten Typen offenbar nix waren und schnell abgekündigt wurden, haben die STMler wohl das pcm->pwm Business besser hin bekommen...
sowas wie STA339bws sieht schon ganz interessant aus, oder STA32613 ..schon eher heftig überrascht
diese pcm->pwm Geschichte selbst ist halt doch recht komplex, vor allem auch die -natürlich vorgesehene- Sache mit den Filtern und Dynamik-Kompressor bzw Limiter (statt doofem clipping)
der Versuch mit der DDF4 - Diy-pwm ist eigentlich mehr: check, ob ich sowas selbst auf die Reihe bekomme - und vor allem, wie gut.
grundsätzlich erscheint mir das Prinzip digital-signal->direkt zum speaker sehr interessant, also eben pcm->pwm->speaker (filterless)
leider findet sich nicht viel an info darüber, wie das dann am Ende klingt
(entweder zu neu, oder zu komplex...oder ich find es net )
Cool
    Don't worry about getting older.  You're still gonna do dump stuff...only slower
 
#35
Wie gesagt: bei dem "SPDIF->PWM"-DIY würde ich gerne mitspielen, weil es mit nem billigen Controller nicht machbar ist, man aber andererseits auch noch nicht mit FPGA-Geschützen ballern muss.

Ich denke, dass man mit hundert Zeilen VHDL ausreichen sollte. Trotzdem sind da einige schwierige Leckerbissen enthalten.

Aber natürlich wird es insgesamt nur ein simpler Konverter für nur eine SPDIF-Bitrate ohne irgendwelche Intelligenz, Filter oder Limiter.

Andereseits können wir Simpel-Schnickschnack einbauen, weil bestimmt noch ein paar Makrozellen und viele Pins freibleiben. Einschaltverzögerung, Aussteuerungsanzeige, Mute-Eingang.

Es wäre eigentlich ein "SPDIF-Cheap". Mit dem großen Charme, dass wir endlich mal diese Lücke unseres Forums schließen könnten. Die Jungs hören im Studium was von FPGA und sind regelmäßig erstmal begeistert und glauben - was ja auch richtig ist - dass man mit den Dingern fast alles erledigen kann. Warum nicht auch nen D-Amp mit SPDIF?

Sie vergessen aber, dass man genaue Kenntnisse, ganz viel Fleiß und natürlich auch nen Programmierplatz und nen funktionierenden D-Amp braucht. Nach und nach merken sie dann, dass das ganze doch nicht sooo simpel ist, wie ursprünglich gedacht. Und wir müssen hier immer die Anfänge des individuellen Erkenntnisgewinnes mit durchleben. Mit dem regelmäßigen Endergebnis, dass die User uns danach wieder verlassen.

Ein Link auf einen Thread mit VHDL, Schaltbild, ein paar Messungen und ein paar Links auf kommerzielle Alternativen wäre eine große Erleichterung.
 
#36
links...für dich ? hmmm..sowas:
http://papilio.cc/index.php?n=Playground.SPDIFCapture

http://opencores.org/project,aes3rx

http://tamtech.wordpress.com/digital/cpl...-decoding/

http://www.beis.de/Elektronik/DPLCM/DPLCM.html

? ;deal2
    Don't worry about getting older.  You're still gonna do dump stuff...only slower
 
#37
Nein. Keine Links für MICH sondern für die kommenden Jungs, die "mal eben schnell" SPDIF mit FPGA machen wollen.

-------

Aber Deine Links sind trotzdem klasse. Damit könnte man was anfangen!

"Könnte", weil wir ja noch nicht wissen, ob DIY überhaupt gewünscht ist. Bis auf uns beide scheint sich unverändert keiner dafür zu interessieren. Und ich auch nur halbherzig.
 
#38
Und außerdem regnet es, es ist draußen stockfinster, wir werden heute Nacht verlieren, kahlo, woody und Basstler sind weg und meine Stimmung ist herbstlich düster... Rolleyes

...

und ich editiere viel zu oft motz
 
#39
Irgendwo im Forum hatte ich mal diese DDX FFX ICs von STM gepostet, aber wo? misstrau

Da:

http://www.d-amp.org/include.php?path=fo...tries=2504
 
#40
also da will ich doch endlich mal "direkt digital" hören, ohne jegliche analog-Stufe bis zum speaker - ok.
scheint ja sowas nicht zu geben...also muss ich das wohl selbst bauen - ok.
nu hab ich Plan und auch schon Layout fertig - ok.
da stelle ich Genie dann fest, dass es sowas (natürlich Rolleyes ) schon gibt...sogar schon lange. Rolleyes Rolleyes
zb die ollen Sourround-Receiver von Panasonic ;deal2
also uf ibäh geguckt und einen SA-XR55 für 70 Eier geschossen....kam gestern an.
ganz nervös der sound-check ---- die Offenbarung bleibt leider aus.
klingt auch nicht viel anders, als normale amps oder d-amps mit analog input.
Sad

oder ich muss das Ding erst tunen misstrau Confused
    Don't worry about getting older.  You're still gonna do dump stuff...only slower