[voltwide]

heute habe ich mit verschiedenen Gate-Übertragern experimentiert und bin
dabei auf einige Schwachpunkte gestossen.



1) Betrachtet man das von einem komplementären source-Folger gelieferte Signal V(cmos_source),
so fallen gewisse Verzerrungen gegenüber dem idealen Rechteck ins Auge.

Auf der Einspeiseseite überschreitet erste Hälfte der pos Halbwelle V(primB) die Betriebsspannung um ca 1V,
danach fällt der Pegel unter die Betriebsspannung.

Dahinter steckt, wie könnte es anders sein, wieder mal ein Induktionsstrom.
Der Primärstrom I(L1) hatte unmittelbar vor dem Flankenwechsel lo->hi sein negatives Maximum mit -52mA erreicht.
Sobald der LoSide PMOS abschaltet, gibt dies eine pos Induktivionsspitze,
so dass die Spannung auch ohne Zutun des HiSide-NMOS die Betriebsspannung erreicht und sogar überschreitet,
bis die body-diode des HiSide-NMOS dem ein Ende setzt.
Da zu dieser Zeit 12V gate-Spannung anliegen, kann der HiSide-NMOS nicht durchschalten,
solange bis der Induktionsstrom I(L1) auf Null gefallen ist.
Das sieht man in der Mitte der pos Halbwelle.
Erst jetzt fällt die Ausgangsspannung unter die Betriebsspannung soweit,
dass die gate-source-Spannung zum Aufsteuern ausreicht.
Das Problem tritt nicht auf, wenn man die beiden MOSFETs in source-Schaltung betreibt.
Dagegen spricht massiv die Problematik der "shoot-through" Stromspitze, wenn beide MOSFETS
gleichzeitig leiten während des Umschaltvorganges.

Das ist zwar kein schwerwiegendes Problem, aber in jedem Fall unschön.

2) Die erreichbaren Schaltzeiten an 10nF-Last waren mit 200ns zwar nicht mehr grottenschlecht,
aber auch nicht wirklich gut. Die real gemessenen Abschaltstromspitzen mit unterschiedlichen
gate-Übertragern erreichten gerade 1Amp - für fette MOSFETs mit Qgate=100..200nC ist das zu wenig.

Also - das isses noch nicht, ich arbeite schon an einer besseren Schaltung