[sunny]

Zitat:Die Delta-Modulation muss vielfach schneller Einsen und Nullen produzieren, als das Eingangssignal sich ändern kann. Das Eingangssignal muss also in der Bandbreite nach oben hin begrenzt werden.

ah, ok jetzt kann ich's mir vorstellen. der komparator im wandler darf also nicht auf beliebig kleine änderungen des eingangssignals reagieren sondern muss eine gewisse unschärfe in seinem schaltverhalten haben.

Zitat:Wo finde ich ne Anleitung, wie man die Dinger brennen kann?

ich denk mal im db? brennen tust du sie halt mit einem jtag programmer direkt aus der xilinx entwicklungsumgebung heraus.

Zitat:Wozu soll das CPLD eigentlich gut sein?

nun, das cpld könnte die ganze datenerfassung erledigen. also den adc und das ram ansteuern. dann könnte es noch die schnittstelle zwischen ram und pic bilden. der trigger ließe sich sicher auch noch in das cpld auslagern. der pic gibt dann nur ein start signal. das cpld schreibt daraufhin den speicher voll und versucht einen triggerpunkt zu finden. ist der speicher voll, gibt das cpld ein fertig signal an den pic. der holt sich dann den triggerpunkt vom cpld und fängt an den speicher an dieser stelle auszulesen und darzustellen. die kommunikation zwischen cpld und pic ließe sich dabei komplett seriell erledigen.
der schwierigste part wird dabei warscheinlich das cpld-programm zu schreiben.