[Rumgucker]

Mal zählen, ob der Aufwand echt hoch ist... (bin ja für Kritik immer offen )

4 ICs (PIC, OPV, 7474, 7414)
4 Transen
2 Dioden
6 C
12 R
1 Poti
4 Schalter
4 Knopfzellen
-----
37 Bauteile

Naja... so bei 50 Bauteilen werde ich runterkommen, selbst wenn man das Display als ein Bauteil zählt. Denn es kommen ja noch ein paar Taster und PIC-Quarz hinzu. Ist halt ein Oszi mit viel Frontplatten-Firlefanz.

Wer kriegts einfacher hin?

[Basstler]

;baeh

[Rumgucker]

Also gut. Ich bin erfolgreich demotiviert. Basstler hat Schuld...

Nein... im Ernst. Mir ist die Kiste zu geradlinig, zu unelegant. Einfach nicht zu vergleichen mit der Leichtigkeit des holländischen PIC-Scopes.

Und nun?

[Gerd]

Zitat:Original geschrieben von Rumgucker
Und nun?

hmm, richtig arbeiten ?

Warum eigentlich S/H ?

Es gibt doch fertige AD-Wandler, die einfach 40MS/s und mehr als Digitalwort rausgeben. Wenn man sich immer nur die passenden davon raussucht und einliest?

[Rumgucker]

Das DSO/RIS-Prinzip bedingt eine reproduzierbare Echtzeit-Trigger-Erkennung (danach kann dann alles gemütlicher/selektiv gehen).

Bei geforderten 30MHz Signal also mindestens 600 Millionen Datenaufnahmen mit Pegel- und Flankenanalysen pro Sekunde - dann noch mit einem Phasen-Jitter von 5%.

Etwas viel für einen nackten Klein-Controller.

[Rumgucker]

Weder von den Threads "sunnys-Bastel-Scope" noch vom "mini-DSO" scheinen neue Impulse auszugehen.

Ich würde gerne wissen, ob Alfschs "Zeitmessung statt Zeitvorgabe"-Idee hinhaut. Dann könnte man das ggfls. hier mit einbauen.

Halbtote Threads machen mich sentimental....

[Rumgucker]

Ich les gerade auf Darius Blog von analogen CCD-Delay-Lines. Ich kannte die unter dem Valvo-Begriff Eimerkettenletung. Wohl das gleiche. Die Dinger werden typischerweise im Pal-TV zur Verzägerung einer 64us-Zeile verwendet.

Das hört sich irgendwie interessant für unser DSO-Planungen an, finde ich.

[voltwide]

Also falls Du so etwas wie TDA1022 im Sinn hast, das lief u.a. unter der Bezeichnung "bucket brigade delay"-line.
Diese analoge Eimerkettentechnik ist schon recht antiquiert, ich denke dass so etwas seit etlichen
Jahren nicht mehr hergestellt wird. Sie wurden in den 80er Jahren viel zur Audio-Verzögerung
eingesetzt in Flanger, Chorus- und Echo-Geräten. Nachteilig war vor allem die recht begrenzte
Dynamik von 60..70dB.

[Rumgucker]

Das ist mir schon fast zu konkret. Diese TDA-Kisten sind alle so TV-spezifisch. Nehmen wir mal eine idealisierte CCD-Line, die wir frei steuern könnnen.

Zuerst schiebe ich unser Signal mit hoher Geschwindigkeit in die Line, bis dass sie voll ist.

Und dann tacker ich das Signal gaaanz langsam an den Controller, damit der es in aller Ruhe digitalisieren und darstellen kann.

DSO mal anders?

[Rumgucker]

Mooooment mal...

Stellen wir uns das ganze mal digital vor. Ein 1-Bit-Delta-Wandler rattert seine Bits in ein D-RAM. Da kriegt man schon massig Speed hin. Und dann tackert man Bit für Bit wieder raus und integriert das Signal.

Ich hab mal so in den 80-ern ein Echogerät gebaut (deswegen kam ich drauf).

Mit 1-Bit arbeiten auch viele analoge CD-Player. Das muss reichen.

Gleiches Prinzip aber möglicherweise stabiler.

Was denkt Ihr?

[voltwide]

Nun ja theorisch geht das wohl. Wobei der Unterschied zwischen
Theorie und Praxis theoretisch Null ist.

[sunny]

für ein oszi verfälscht dieses prinzip das signal aber recht stark. ein sinus und ein dreieck sehen dann z.b.auf dem oszi gleich aus.

[Rumgucker]

Robustere Idee:

wir nehmen nen normal schnellen AD-Wandler mit parallelem 8-Bit-Ausgang und schieben sein Ergebnisse einfach in ein 8-Bit-RAM. Und wenn das RAM voll ist, holen wir uns langsam die fixfertigen Werte ab.

Also 1 Chip AD-Wandler, 1 Chip RAM, 1 Chip Zähler und 1 Chip Taktgenerator (wenn das RAM groß genug ist, kommen wir mit einer Frequenz aus, die wir möglicherweise gleich vom PIC abgreifen).

Ja... warum soll das nicht gehen? So ähnlich hatte es Gerd vorgeschlagen. Nur ich hatte immer das große "Aufwands-Panik-Zeichen" vor den Augen. Aber möglicherweise zu Unrecht.

[Rumgucker]

Zitat:Original geschrieben von sunny
für ein oszi verfälscht dieses prinzip das signal aber recht stark. ein sinus und ein dreieck sehen dann z.b.auf dem oszi gleich aus.

Wieso? Du musst Dir sehr viele 1-Bit-Wandlungen pro normalem Sample vorstellen. Wenn Du Audio normal mit 38kHz sampelst, so geht das 1-Bit-Sampling natürlich mit der Auflösung schneller. Also zum Beispiel 38 MHz, wenn man 10 Bit Auflösung haben will.

[sunny]

Zitat:wir nehmen nen normal schnellen AD-Wandler mit parallelem 8-Bit-Ausgang und schieben sein Ergebnisse einfach in ein 8-Bit-RAM. Und wenn das RAM voll ist, holen wir uns langsam die fixfertigen Werte ab.

mein reden. da warst du ja strikt dagegen.

Zitat:Wieso?

weil das 1bit prinzip halt so funktioniert. solange der aktuelle wert größer ist als der letzte gibt der wandler eine 1 aus im anderen fall eine 0. ob das eingangssignal nun ein sinus oder ein dreieck ist, lässt sich an der adc ausgabe nicht erkennen. die abtastrate spielt in dem fall auch keine rolle. du erhälst 111111111 für die steigende flanke und 00000000 für die fallende. egal ob die flanke sinusförmig oder linear steigt bzw. fällt. aye?

[Rumgucker]

Sunny... die Zeitkonstante des Integrationsgliedes ist doch kleiner als die Anstiegsgeschwindigkeit des Eingangssignals.

http://de.wikipedia.org/wiki/Deltamodulation

Ruhesignal: 10101010101010101010101010101010101010101010101
steiler Anstieg: 101101110110111011011101101110
flacher Anstieg: 101101101101101101101101101101
Sinus: 010101101101110111011101101001010

Verstehst?

Delta- und Delta-Sigma sind sehr ähnlich, unterscheiden sich eigentlich nur in der Software und der Qualität. Aber die Hardware und das Bitmuster, was aus der Hardware rauskommt ist gleich.

-----

Eure Kernidee war: "warum nimmst Du nicht nen schnellen AD-Wandler?" worauf ich stets fragte: "und wohin soll ich mit der Unmasse von Daten?".

Darauf erhielt ich NIE ne klare Antwort. Wenn überhaupt ne Antwort kam, dann wurde nach leistungsstärkeren Controllern gerufen.

Wenn Ihr mir keine klare Antwort gebt, so dauert es halt etwas länger, bis ich (vielleicht) selbst auf die Antwort komme.

Die jetzt ausformulierte Kernidee ist die schnelle Speicherung der AD-Wandler-Daten in einem RAM und - danach - das langsame Rausholen der Daten aus dem RAM. Dabei machen wir dann auch die Triggerung (Analyse der Daten) und können all den Komfort anbieten, den wir wollen. Der ganze analoge Firlefanz fällt weg.

[alfsch]

also jetzt versteh ich gar nix mehr: es ging doch hier darum, aus nem langsamen pipifax-wandler ne schnellere erfassung rauszukitzeln - oder?
die "üblichen" methoden:
- analoger fifo (in den billigen Tek's)
- schneller adc + cache-ram
- schneller adc + fpga (heute wohl meist verwendet)
sind ja bekannt, aber mit entsprechendem aufwand verbunden...

die frage is wohl zuerst mal: welche datenrate soll erfasst werden?
ich hab mir das vor einiger zeit auch alles überlegt und kam zu ::
1. - geringster aufwand , adc im controller, evtl mit etwas tricksen..
oder
2. - "richtige" dso daten, fpga+adc = optimal (rel. günstig, einfach, schnell)

wat nu also?

[Rumgucker]

Du hast Deinen mini-DSO-Thread. Ich hatte gehofft, dass dieser Thread durch Deine Zeitmessung befruchtet wird. Denn noch kann ich mir nicht vorstellen, dass die die Sache wirklich vereinfacht. Mini-DSO hängt aber zur Zeit. Ich hab ja nun wirklich mehrmals nachgefragt.

Dies ist ein Lern-Thread. Weil ich dumm bin und Ihr klug brauch ich manchmal etwas mehr Zeit.

Bisher hab ich gelernt, dass die Triggerei und Delay-Line-Sache nicht gerade elegant sind. Und gar nicht mal so unaufwendig. 3 Chips sind da locker weg. Und trotzdem kommt man in der Frequenz kaum hoch und der Trigger hat auch noch Schwächen.

Durch Darius Eimerkettenleitung kam ne neue Anregung. Schnell kam ich dann von der analogen Eimerkette zur digitalen Eimerkette. Kostet auch nur drei bis vier (billige) Chips. Was soll also die ganze Trickserei mit unüblichen Methoden, wenn sie keinerlei Vorteile bringt?

Aber das sind alles noch Thesen. Ich will die Schaltung sehen. Und ich will die Preise und Verfügbarkeit der Chips kennen. Vielleicht lernen wir dann noch mehr und kommen auf noch ne bessere Lösung?

[alfsch]

Zitat:Mini-DSO hängt aber zur Zeit.

jaja, bei mir hängt zz mehr
aber zum glück nicht alles

+ mal ganz realistisch:
es gibt nur 2 sinnvolle lösungen:
1. - geringster aufwand , adc im controller, evtl mit etwas tricksen..
oder
2. - "richtige" dso daten, fpga+adc = optimal (rel. günstig, einfach, schnell)

und dabei bleibts.

[Rumgucker]

1. hängt zur Zeit

2. kenne ich nicht. Ich kenne keine konkreten Schaltbilder, keine Bauteile und unter "rel. günstig" kann ich mir auch nichts vorstellen. Es soll ja im "20,--"-Rahmen bleiben.

Und für nen FPGA braucht man Software und Programmierhardware, die auch nicht jeder rumstehen hat. Wenns ohne FPGA geht, wärs also besser.