Ich hab hier noch keine Schaltung mit CMOS-Verzögerungsgliedern gesehen. Hab ich da was übersehen? Erst seit gestern kenn ich die erheblichen CMOS-Verzögerungszeitvarianzen. Es geht um über 400%. Kein seriöser Hardwareentwickler (Computerbau, dort besonders dynamische Rams) bildet Delay-Lines aus Gattern, wenns um Präzision geht ... das sind Fakten.
Die Fakten - sofern sie den Datenblättern der Hersteller diverser CMOS-Ansteuer-IC's für Leistungsmosfets
entnommen werden und nicht willkürlich und zudem maßlos übertreibend blindsichtig aus den Ärmel geschüttelt werden
- sehen (wieder einmal ...) gänzlich anders aus.
Wie werden die Delays dort gewonnen?
Wenn man sich der Mühe unterzieht, die Innereien dieser Schaltkreise tatsächlich zur Kenntnis zu nehmen, stellt man
unschwer fest, daß sämtliche "propagation-delay" (wortwörtlich bei International Rectifier so genannt) -Blöcke mit Hilfe
von kaskadierten CMOS-Laufzeitgliedern realisiert werden. Zur Erzielung kurzer Verzögerungszeiten im ns-Bereich ist das
de fakto Stand der Technik.
Die Auswirkungen bzgl. Temperaturabhängigkeit wird dabei nicht verschwiegen, sondern detailliert dargestellt, im Falle
eines IR2110 gibt der Hersteller im Bereich -25... 125°C folgende Daten an:
turn-on delay time: 100ns ... 170ns
turn-off delay time: 70ns ... 140ns
turn-on rise time: 22ns ... 30ns
turn-off fall time: 15ns ... 22ns
Für die herstellungsbedingten Streuwerte sind 10ns "delay matching" angegeben (IR2113: 20ns)
Vergleichbare Fakten finden sich beispielsweise bei einem HIP4080A (Intersil)
Um auf die 74HC-CMOS-Logik zurückzukommen - also die Idee, Delays mit exakt gleicher Technologie nachzuempfinden:
Hersteller Philips gibt für eine sinnvolle Betriebsspannung die weite Temperaturdifferenz von
125°C (-40 ... 85°C) 11ns ... 26ns an, also
durchaus vergleichbar zu den obigen Angaben - naheliegend eine Folge der Eigenschaften von CMOS-Transistoren.
Geht man schlußendlich davon aus, daß die Gerätschaften weder auf freien Feld in Sibirien, noch in der Kalahari-Wüste
zum Zwecke von Musikreproduktion eingesetzt werden und sich die Temperatur diese Chips mehr oder weniger auf
konstant leicht erhöhter Zimmertemperatur innerhalb eines Gehäuses befinden werden, halte ich die Annahme einer sogar
recht konstanten mittleren Durchlaufverzögerung von 11ns für absolut stimmig und zulässig
(lt. Datenblatt und
selten exakter Übereinstimmung mit dem Modell) -
http://img109.imageshack.us/img109/2317/...en30zy.gif
Eine andere, bereits angesprochene Überlegung, ist die Verwendung von ECL-Logik, um kürzere Durchlaufverzögerungen
zu erhalten, die nebenbei geringere Temperaturabhängigkeit dieses Parameters zufolge von BJT-Transistoren ist allerdings
nur scheinbar, da bei der äußerst kurzen PGD von unter 1ns dermaßen viele Gatter kaskadiert werden müßten, daß im in
Frage kommenden Einsatzbereich sich am Ende der Kette größere Toleranzen einstellen werden, als mit CMOS
Zum Schaltbild in #28
M.M.n. blanker Unsinn:
Die Ausgänge "Q1+" und "Q1-" erzeugen zwei gegeneinander invertierte Signale gegen Masse, wie damit die
Spannungsdifferenz zum High-Side Spannungspegel erzielt werden soll, ist nicht ersichtlich.
Wollte man alternativ tatsächlich eine symmetrische Ausgangsspannung gewinnen, stellen sich Fragen:
Der Maximalpegel der Ausgänge Q1+ und Q1- liegt jeweils unter +5V, zur direkten Ansteuerung von Leistungsmosfets also
nicht zu gebrauchen. Wie dieser Pegel erhöht werden soll, bleibt unklar, soweit ich mich erinnere, diente die Schaltung
lediglich zur Simulation von idealisierten Schaltern, eine Vorgehensweise also, die bzgl. Praxis - wie mittlerweile zur Genüge
festgestellt wurde - auf Grund der sensiblen Eigenschaften realer Schalter als absolut irrrelevant einzustufen ist. Daß die
Pegelwandlung in der Realität dann letztlich von einem Ansteuer-IC mit interner Totzeitgenerierung übernommen werden
muß, macht die Sache vollends absurd.
Eine Schaltung entsprechend der genannten Erfordernisse wird zusätzlichen Einfluß auf das zeitliche Geschehen nehmen,
wollte sie die Bedingungen eines asymmetrischen Delays zum Zwecke der Ansteuerung von p-Kanal- und n-Kanal Mosfets
erfüllen. Zudem empfinde ich den Aufwand eines Duos teurer Highspeed-Komperatoren zu diesem Zweck maßlos überzogen
(davon abgesehen, daß die Schaltung nicht über die erforderlichen asymmetrischen Eigenschaften und deren Komplexität verfügt)
![[Bild: 1_pic144.jpg]](https://stromrichter.org/d-amp/content/images/1_pic144.jpg)
