03.11.2005, 06:59 PM
Seh ich auch so: Single, Dual, ... bezeichnet die Anzahl der Gatter.
Logikgatter mit diskreten CMOS hochzuziehen, halte ich für extrem schwierig, weil die Strukturen einerseits unterschiedlich sind (Ausgangs-MOS haben z.B. größere Flächen), andererseits nicht dokumentiert sind und drittens auch die EMV-Schutzmaßnahmen nicht offengelegt werden (Eingangsschutzbeschaltungen). Ich denke nicht, daß wir so was erreichen.
Logik-ICs sind allerdings ganz wunderbar bzgl. des Verhaltens der Anschlüsse dokumentiert. Ich hab hier gerade ein National CMOS Databook mit dem "MM74HC00".
Laß uns damit mal ein typisches Gatter an 4.5V beschreiben. Zuerst mal das dynamische Zeugs:
Verzögerungszeit ist 8ns. Eingangskapazität beträgt 5pF. Ausgangskapazität 20pF. Rise=falltime 8ns.
Statisch sieht die Kiste so aus:
Input high >= 3.15V. Input low <= 0.9V. Der Eingangsstrom beträgt 100nA. Out-high-Spannungsabfall (bei 4mA): 0.3V. Und Out-low-Spannungsabfall (bei 4mA): 0.2V. Der Versorgungsstrom beträgt (statisch) 2uA. Am Eingang und am Ausgang befinden sich ideale EMV-Dioden gegen Ub und Masse.
Das muß dem Entwickler reichen! Und das muß auch uns reichen, um so ein Bauteil komplett zu beschreiben. Was sich innen abspielt, geht uns nichts an.
Logikgatter mit diskreten CMOS hochzuziehen, halte ich für extrem schwierig, weil die Strukturen einerseits unterschiedlich sind (Ausgangs-MOS haben z.B. größere Flächen), andererseits nicht dokumentiert sind und drittens auch die EMV-Schutzmaßnahmen nicht offengelegt werden (Eingangsschutzbeschaltungen). Ich denke nicht, daß wir so was erreichen.
Logik-ICs sind allerdings ganz wunderbar bzgl. des Verhaltens der Anschlüsse dokumentiert. Ich hab hier gerade ein National CMOS Databook mit dem "MM74HC00".
Laß uns damit mal ein typisches Gatter an 4.5V beschreiben. Zuerst mal das dynamische Zeugs:
Verzögerungszeit ist 8ns. Eingangskapazität beträgt 5pF. Ausgangskapazität 20pF. Rise=falltime 8ns.
Statisch sieht die Kiste so aus:
Input high >= 3.15V. Input low <= 0.9V. Der Eingangsstrom beträgt 100nA. Out-high-Spannungsabfall (bei 4mA): 0.3V. Und Out-low-Spannungsabfall (bei 4mA): 0.2V. Der Versorgungsstrom beträgt (statisch) 2uA. Am Eingang und am Ausgang befinden sich ideale EMV-Dioden gegen Ub und Masse.
Das muß dem Entwickler reichen! Und das muß auch uns reichen, um so ein Bauteil komplett zu beschreiben. Was sich innen abspielt, geht uns nichts an.