29.10.2005, 02:07 PM
@ Sixtas
Eine Experimentierschaltung zum Ermitteln der Fensterbreite hatte ich ja vorgestellt. Klarer Weise werden dabei völlig asymmetrische Signale ersichtlich - bezügl. Periode bzw. nicht identischer Low- und Highside (p- und n-Nanal brauchen zeitlich unterschiedliche Ein- und Ausschaltsignale, sowohl dem Datenblatt entnehmbar als auch am Modell wirksam). So wie ich das sehe, müßten dazu pro Seite zwei Komperatoren das Signal in zwei Fensterbreiten aufspalten - also 4 Stück insgesamt -, dazu jeweils genaue Referenzspannungen zur flexiblen Einstellung der Schaltschwellen plus eine irgendwie geartete logische Verknüpfung der jeweils zwei Komparatorausgänge, die dann auch noch möglichst flankensteil und ohne nochmalige Abschrägung der Rechtecke möglichst nicht langsamer als 10ns sein sollten (mit den besten Komperator-OP' verzögert sich das Signal ja bereits um 50ns). Alles in allem sehe ich darin keine Lösung.
Bliebe also die Aufbereitung des Timings per Logik-ICs, eine grobe Vorstellung vermitteln die Innenschaltbilder diverser Ansteuer-ICs mit ihrer Totzeitgenerierung (leider nicht detailliert gezeigt, so daß man das eben selber frickeln muß).
Ein weiterer Punkt ist die Bereitstellung einer genögend hohen OpenLoop im eigentlichen Komparator selbst, ein Großteil davon erledigt die Schaltstufe, man hat ja gesehen, daß gerade sie zur Aufsteilung der Impulse am Ende der Kette einen entscheidenden Beitrag liefert. Daraus folgt, daß für den Schaltverstärker selbst eine hohe OL günstig ist, ergo eine Zusammenschaltung von Emitter- und Drainschaltungen. Alfschs Schaltung beispielsweise besteht aus einer Nur-Emitter/Sourcefolger-Schaltung, nach einem halben Dutzend Versuchen ist es mir nicht gelungen, diese Stufe sinnvoll einzubinden. Entweder reißen die Schwingungen kurz nach dem Nulldurchgang ab (UcD), oder kommen erst gar nicht zustande (Sodfa) - bei letzterem kippt der Komparator auf einen Maximalpegel, da der kapazitive Pegelwandler kein Signal weitergibt. Sicherlich wird es dafür eine Lösung ohne spezielles Timing geben (Kennzeichen/Vorteil dieser Schaltung), im Moment fällt mir dazu nichts ein.
Wenn man einmal von einer frei programmierbaren (DSP-) Lösung absieht, kämen nach meiner Vorstellung folgende Schritte in Frage:
- Schaltzeitengererierung und Verknüpfung mit idealisierten Logikmodellen (in Anlehnung an die oben erwähnten Treiber-ICs)
- Übertragung auf Modelle schneller (ALS...etc.) Logik
- Übertragung auf GAL-Bausteine
Im Endeffekt liefe das auf einen in sich geschlossenen, komplett funktionierenden symmetrischen Leistungskomparator hinaus, an dessen Eingang dann x-beliebige Modulatoren aufgeschaltet werden können.
Nebenbei: sämtliche IC-Lösungen arbeiten mit Bootstrap oder Ladungspumpe für asymmetrische Nur-n-Kanal-Brücken, mir scheint, daß diese Lösung in der Energietechnik (Netzteile) die vorteilhafteste Lösung ist, jedoch weniger für klirrarme Audioverstärker - man sehe sich diesbezüglich nur einmal die Datenblattangaben dieser ICs an ... auch von einem Sodfa, der diese ICs nützt, habe ich bisher kein einziges gemessenes Klirrdiagramm gesehen
Weiterhin: Schaltverstärkerlösungen mit BJTs haben ganz klar Vorteile, der größte Nachteil, an der eine Realisierung scheitert, ist die Zusammenschaltung vieler kleiner Schaltverstärker-Transistoren für hohe Leistung, um die Verlustleistung besser verteilen zu können. Es hat sich ja gezeigt, daß schon rein prinzipiell wirkungsgradbedingt - bei 80% und 200Watt erzeugt der Schaltverstärker nun mal 40Watt Verlustleistung, egal ob an einem Mos oder vielen BJTs - eine Paralleschaltung von mindestens einem Dutzend BJT-Endtransistoren der 3Watt/5Ampere-Klasse plus eigenem Treiber erforderlich sein wird. Leistungsmosfets erreichen ihre 50ns bzw. 50...100Watt im Übrigen auch nur durch Paralellschaltung tausender kleiner Vertikaltransistoren, leider existiert so etwas in BJT-Ausführung bislang nur als sog. Multi- oder Ringmitter mit typischen Eigenschaften für Linearbetrieb, also zu langsam und unnötig Verlustleistungs-potent. Bliebe also nur Paralell-Frickelei oder Abwarten (viele Aufwärts-, Abwärts- und Flyback-Wandler-ICs bis maximal 2A mit 1...2MHz Schaltfrequenz schalten mit BJTs)
Eine Experimentierschaltung zum Ermitteln der Fensterbreite hatte ich ja vorgestellt. Klarer Weise werden dabei völlig asymmetrische Signale ersichtlich - bezügl. Periode bzw. nicht identischer Low- und Highside (p- und n-Nanal brauchen zeitlich unterschiedliche Ein- und Ausschaltsignale, sowohl dem Datenblatt entnehmbar als auch am Modell wirksam). So wie ich das sehe, müßten dazu pro Seite zwei Komperatoren das Signal in zwei Fensterbreiten aufspalten - also 4 Stück insgesamt -, dazu jeweils genaue Referenzspannungen zur flexiblen Einstellung der Schaltschwellen plus eine irgendwie geartete logische Verknüpfung der jeweils zwei Komparatorausgänge, die dann auch noch möglichst flankensteil und ohne nochmalige Abschrägung der Rechtecke möglichst nicht langsamer als 10ns sein sollten (mit den besten Komperator-OP' verzögert sich das Signal ja bereits um 50ns). Alles in allem sehe ich darin keine Lösung.
Bliebe also die Aufbereitung des Timings per Logik-ICs, eine grobe Vorstellung vermitteln die Innenschaltbilder diverser Ansteuer-ICs mit ihrer Totzeitgenerierung (leider nicht detailliert gezeigt, so daß man das eben selber frickeln muß).
Ein weiterer Punkt ist die Bereitstellung einer genögend hohen OpenLoop im eigentlichen Komparator selbst, ein Großteil davon erledigt die Schaltstufe, man hat ja gesehen, daß gerade sie zur Aufsteilung der Impulse am Ende der Kette einen entscheidenden Beitrag liefert. Daraus folgt, daß für den Schaltverstärker selbst eine hohe OL günstig ist, ergo eine Zusammenschaltung von Emitter- und Drainschaltungen. Alfschs Schaltung beispielsweise besteht aus einer Nur-Emitter/Sourcefolger-Schaltung, nach einem halben Dutzend Versuchen ist es mir nicht gelungen, diese Stufe sinnvoll einzubinden. Entweder reißen die Schwingungen kurz nach dem Nulldurchgang ab (UcD), oder kommen erst gar nicht zustande (Sodfa) - bei letzterem kippt der Komparator auf einen Maximalpegel, da der kapazitive Pegelwandler kein Signal weitergibt. Sicherlich wird es dafür eine Lösung ohne spezielles Timing geben (Kennzeichen/Vorteil dieser Schaltung), im Moment fällt mir dazu nichts ein.
Wenn man einmal von einer frei programmierbaren (DSP-) Lösung absieht, kämen nach meiner Vorstellung folgende Schritte in Frage:
- Schaltzeitengererierung und Verknüpfung mit idealisierten Logikmodellen (in Anlehnung an die oben erwähnten Treiber-ICs)
- Übertragung auf Modelle schneller (ALS...etc.) Logik
- Übertragung auf GAL-Bausteine
Im Endeffekt liefe das auf einen in sich geschlossenen, komplett funktionierenden symmetrischen Leistungskomparator hinaus, an dessen Eingang dann x-beliebige Modulatoren aufgeschaltet werden können.
Nebenbei: sämtliche IC-Lösungen arbeiten mit Bootstrap oder Ladungspumpe für asymmetrische Nur-n-Kanal-Brücken, mir scheint, daß diese Lösung in der Energietechnik (Netzteile) die vorteilhafteste Lösung ist, jedoch weniger für klirrarme Audioverstärker - man sehe sich diesbezüglich nur einmal die Datenblattangaben dieser ICs an ... auch von einem Sodfa, der diese ICs nützt, habe ich bisher kein einziges gemessenes Klirrdiagramm gesehen
Weiterhin: Schaltverstärkerlösungen mit BJTs haben ganz klar Vorteile, der größte Nachteil, an der eine Realisierung scheitert, ist die Zusammenschaltung vieler kleiner Schaltverstärker-Transistoren für hohe Leistung, um die Verlustleistung besser verteilen zu können. Es hat sich ja gezeigt, daß schon rein prinzipiell wirkungsgradbedingt - bei 80% und 200Watt erzeugt der Schaltverstärker nun mal 40Watt Verlustleistung, egal ob an einem Mos oder vielen BJTs - eine Paralleschaltung von mindestens einem Dutzend BJT-Endtransistoren der 3Watt/5Ampere-Klasse plus eigenem Treiber erforderlich sein wird. Leistungsmosfets erreichen ihre 50ns bzw. 50...100Watt im Übrigen auch nur durch Paralellschaltung tausender kleiner Vertikaltransistoren, leider existiert so etwas in BJT-Ausführung bislang nur als sog. Multi- oder Ringmitter mit typischen Eigenschaften für Linearbetrieb, also zu langsam und unnötig Verlustleistungs-potent. Bliebe also nur Paralell-Frickelei oder Abwarten (viele Aufwärts-, Abwärts- und Flyback-Wandler-ICs bis maximal 2A mit 1...2MHz Schaltfrequenz schalten mit BJTs)