[alfsch]

ripple =0 geht nie. irgendwie logisch...müsste ja Ri der caps = 0 sein, das gibts in der realen Welt nicht

10u...zb
http://www.reichelt.de/Vielschicht-SMD-G...R-G1210+10

>Laut AN sollte ein Konstrukt aus mehreren MLCC parallel nie weiter als x10 auseinander sein. Also eher 1n 4n7 22n.
naja...obs real wirklich was taugt, muss man dann echt messen...Parameter, db, Vermutung - reicht nicht wirklich, die Angaben sind ja nicht unbedingt das, was die Bauteile alle zusammen dann wirklich machen

Zitat:Sind die MLCCs in der Simulation mit Hersteller-S-Parametern simuliert?

Edit: Kannst du die Simulation noch hochladen, danke.

- nee
- nee (habs leider nicht gespeichert )

[christianw.]

Na Ripple = mit ESR 0 geht auch nicht, weil wegen RDS_on.

Hmm, legt man mit den 4700uF nicht auch die Regelung des Netzteil "lahm", bzw. sind diese 4700uF zu sehen wie blei klassischen Verstärkern (A/B), also Auslegung auf den Audiofrequenzbereich.

[kahlo]

Ein kleiner Widerstand zwischen geregeltem NT und den 4700uF sollte doch gehen? Der Spannungseinbruch ist dann definiert, der Restripple gleich oder besser, die Regelung glücklich. Juckt das den Amp?

[christianw.]

Zitat:Original geschrieben von alfsch

10u...zb
http://www.reichelt.de/Vielschicht-SMD-G...R-G1210+10

Laut

http://psearch.en.murata.com/capacitor/p...A12%23.pdf

bleiben bei 20V immerhin noch 7,5uF.

Spice-Parameter:

Code:

*----------------------------------------------------------------------
* SPICE Model generated by Murata Manufacturing Co., Ltd.
* Copyright(C) Murata Manufacturing Co., Ltd.
* Description :3225mm 1210inch/X7R(-55to125[deg])/1.00e+01uF/35[V]
* Murata P/N :GRM32ER7YA106KA12
* Property : C = 1.00e+01[uF]
*----------------------------------------------------------------------
* Applicable Conditions:
*   Frequency Range = 100[Hz]-6[GHz]
*   Temperature = 25 degC
*   DC Bias Voltage = 0V
*   Small Signal Operation
*----------------------------------------------------------------------
.SUBCKT GRM32ER7YA106KA12 Port1 Port2
C01    Port1    N01    9.30e-06
R01    Port1    N01    5.00e+07
L02    N01    N02    1.87e-11
R03    N02    N03    1.47e-03
C04    N03    N04    1.16e-03
R04    N03    N04    4.57e+00
C05    N04    N05    2.08e-03
R05    N04    N05    2.95e-01
C06    N05    N06    1.77e-03
R06    N05    N06    6.00e-02
C07    N06    N07    1.99e-03
R07    N06    N07    8.68e-03
C08    N07    N08    1.92e-03
R08    N07    N08    1.42e-03
L09    N08    N09    1.00e-11
R09    N08    N09    5.34e-02
L10    N09    N10    3.07e-11
R10    N09    N10    2.63e-02
L11    N10    N11    4.46e-10
R11    N10    N11    1.91e-02
C12    N11    N12    1.51e-05
L12    N11    N12    1.90e-10
R12    N11    N12    1.66e-02
C13    N12    N13    1.58e-05
L13    N12    N13    7.83e-11
R13    N12    N13    1.05e-02
C14    N13    N14    2.24e-11
L14    N13    N14    3.96e-11
R14    N13    N14    2.94e+00
C15    N14    N15    3.37e-12
L15    N14    N15    1.11e-10
R15    N14    N15    5.97e+01
C16    N15    Port2    2.95e-13
L16    N15    Port2    1.27e-10
R16    N15    Port2    1.00e+05
.ENDS GRM32ER7YA106KA12

Werde ich zumindest mal vorsehen pro Seite, auf die 1n 100n sollte man aber aus EMV Gründen sicher nicht verzichten.

[alfsch]

Zitat:Werde ich zumindest mal vorsehen pro Seite, auf die 1n 100n sollte man aber aus EMV Gründen sicher nicht verzichten.

lies mal so...
http://licn.typepad.com/my_weblog/2011/0.../#comments

http://softsolder.com/2011/12/19/capacit...e-madness/

http://www.xilinx.com/support/documentat...app623.pdf

sprich: es hängt von den (teils unbekannten) Parasiten der caps und deren Position/Entfernung ab, ob die extra par. caps verschiedener Typen eine Verbesserung oder eine Katastrophe darstellen.
(auch meine Erkenntnis , i.ü.)

[voltwide]

Bei Resonanzen im GHz-Bereich stellt sich die Frage, wieweit die aktiven Bauteile überhaupt in der Lage sind, diese anzuregen. Schließlich schalten selbst MOSFETs nicht beliebig schnell.

[christianw.]

Hmm:

http://www.ultracad.com/esr.htm

http://www.ultracad.com/articles/esrbcap.pdf

Programm:
http://www.ultracad.com/esr_calc.htm

Anleitung:
http://www.ultracad.com/articles/esromv3.pdf

[voltwide]

Zitat:
2. The minimum impedance value is not necessarily ESR (or ESR/n, where n is the number of identical parallel capacitors); it can be lower than that!

Glaub ich nicht!

Unabhängig davon -
die Annäherung des Impedanzverlaufes an die Realität steht und fällt in dem Maße wie ich alle parasitics vollständig und korrekt in meine Modellierung packe.
Dann ist es theoretisch egal, ob ich mit LTSpice oder irgendeinem anderen Programm simuliere.

Und der Impedanzverlauf selbst ist ja erst die eine Hälfte der Wahrheit.
Die andere Hälfte ist der Stimulans, also der/die anregenden MOSFETS o.ä.

Erst beides zusammengenommen ermöglicht eine Aussage über zu erwartende Resonanzüberhöhungen.

[christianw.]

Doch sehr ergiebig

http://www.xilinx.com/support/documentat...app623.pdf

[alfsch]

jepp, wobei für ein echtes "hi-speed" design geht es etwas anders, zb für die PC-mainboards mit GHz-cpu und x-100MHz getakteten Ram usw :
eine sinnvolle breitbandige Dämpfung wäre mit der cap-nahe-am-pin Methode eh nicht mehr möglich, wenn so n chip irgendwelche 30+ power-pins hat;
da geht das afaik so: die multilayer-platte hat ja nur noch dünne Schichten, zb zwischen Masse und VCC , das gibt als Wellenleiter irgendwelche 5 Ohm Impedanz (oder auch weniger); dann verteilt man verstreut einge (zig) caps und einige Energiepuffer (poly-elkos); es ergibt sich dann eine breitbandige Dämpfung bis in den GHz-Bereich, egal wo auf der Platine man nen chip hinsetzt - einfach direkt am pin auf den entsprechenden layer durchkontaktieren - fertisch. auch irgenwie cool - oder ?

[christianw.]

Ja, auch wenn aktuelle Boards selten mehr als 4 (6) Layer haben.

[voltwide]

GHz-boards mit 4-6 Layer? Wohl kaum!

[alfsch]

6...10 layer sind wohl drin , 6 haben die billig-boards
http://www.hardwareluxx.de/index.php/new...oards.html

zb mit nur 6 layer . das raspberry pi (rund 35 € , der komplette ARM Rechner )
http://raspberrypi.wikispaces.com/Hardware


dieses hat sicher etwas mehr....von allem...
[Bild: protection-mb.jpg]
[Bild: speed-m2.png]

[christianw.]

Asus LGA775 Mainboard, 4 Layer, hier vor mir.

[Basstler]

Bekommt heute abend nen Foto von der Rückseite eines i.MX6 Boards,
da sitzen 0201 MLCCs diagonal zwischen BGA Vias ... letzteres erzwingt praktisch 6+X Lagen, sonst bekommt man das nicht mehr entflechtet.

[voltwide]

Sowas hab ich hier gerade auf dem Tisch:

[christianw.]

Wollte Alfsch nicht noch was messen (müssen/sollen)?

[alfsch]

mmmm --dürfen--

[christianw.]

Genau.

[christianw.]

Habe bestellt.