[Rumgucker]

Wir können noch eine Diode an dem BJT vorsehen. Von Basis auf Kollektor, Katode an Kollektor. Dann würde der BJT selbst seine Basis entlasten.

Aber das ist zuviel Aufwand.

Ganz niedrig sollte B auch nicht sein. Immerhin wollen wir ja noch den R1-Spannungsabfall mitkriegen. Und zumindest beim Varistor bin ich ja auf nen hochohmigen R6 angewiesen.

[madmoony]

Zitat:Original geschrieben von Rumgucker

Wir können noch eine Diode an dem BJT vorsehen. Von Basis auf Kollektor, Katode an Kollektor. Dann würde der BJT selbst seine Basis entlasten.

.

Bombenidee

[Rumgucker]

Zitat:Original geschrieben von madmoony
Bombenidee

"Aber das ist zuviel Aufwand."

Ich möchte auch gerne die BE-Inversdiode wieder loswerden.

[Rumgucker]

Zitat:Original geschrieben von madmoony
Meinen C2 auf 2 Kondensatoren aufteilen.

Geht einwandfrei. Das ist einer "V2" auch würdig....



Die BE-Diode ist wieder weg und als BJT reicht die allermüdeste Kleinstlusche.

Sehr gut, mad!

Nun ist aber gut mit der Bauteilverschwendung. Meine Spendierlaune hat auch Grenzen.

[Rumgucker]

[sup]...ich hab die berechtigte Hoffnung, dass C3 in der Realität nicht wirklich auftauchen muss... [/sup]

[christianw.]

R4 vergrößern gibt "komische" Ergebnisse, das habe ich gestern schon probiert. Das führte hier zur Instabilität bzw. pendelte der Wirkungsgrad +/-10%.

[Rumgucker]

+10% bei über 90%

[christianw.]

Jaein, da gabs heftige "Umladungsschwingungen". Natürlich nicht bei 90%.

Kann C2 in der Realität nicht auch entfallen bei großzügiger Wahl des Mosfet? Mit niedrigerem Rds(on) steigt doch die Kapazität der DS-Strecke.

Aus Datenblatt C_iss ->

C_iss = C_oss = C_GS + C_DS
C_rss = C_GD

[Rumgucker]

Hups... das ist eine kluge Idee.

[christianw.]

Zitat:Die Drain-Source-Kapazität CDS ist vom Schaltzustand des Power-MOSFET abhängig. Im Transistorbetrieb werden hier im Leitzustand keine Ladungen gespeichert. Beim Übergang in den Sperrzustand wird die Wirkung der sich ausbreitenden RLZ mit dem Verhalten einer Sperrschichtkapazität beschrieben

Quelle: http://www.qucosa.de/fileadmin/data/quco...a/Kap5.htm

Dazu weiters:

http://www.qucosa.de/fileadmin/data/quco...%BDbergang

-> Sperrschichtkapazität

[christianw.]

Die Formeln müssen heissen:

C_iss = C_GS + C_GD
C_oss = C_DS + C_GD
C_rss = C_GD

Aus https://www.fairchildsemi.com/an/AN/AN-9010.pdf, Seite 16

ergibts sich, dass C_DS kleiner wird, je größer V_DS ist. Mit 1/sqrt(VDS).

[christianw.]

Simulation für verschiedene R4 bei Iout = 25mA Konstantstrom:

grün: 500R
blau: 1k
rot: 5k



Mit 5k steigt der Wirkungsgrad periodisch "über 100%". In der Realität fliegt einem da mit Sicherheit die Schaltung um die Ohren.

[Rumgucker]

Ich krrieg Angst....


BTW: ich seh gerade Bembel autauchen. Was sagt der eigentlich? Ist immerhin sein Thread, den wir hier vollgeteert haben.

[E_Tobi]

Zitat:Original geschrieben von christianw.
Mit 5k steigt der Wirkungsgrad periodisch "über 100%". In der Realität fliegt einem da mit Sicherheit die Schaltung um die Ohren.

Das liegt wohl eher dran dass du Speicher in der Schaltung hast und immer nur diskrete t-Werte vergleichst...

Wenn du bei t<0 einen C lädst und ab t=0 wieder entlädst hast du >100% für t>=0

(Edit: Ich find ein eta(t) aus genau dem Grund eh unpraktisch...da kann alles rauskommen, und man sieht schwer warum. Das klappt nur wenn das System sicher gut periodisch und gleichmäßig dahinläuft)

[madmoony]

Zitat:Original geschrieben von christianw.

Jaein, da gabs heftige "Umladungsschwingungen". Natürlich nicht bei 90%.

Kann C2 in der Realität nicht auch entfallen bei großzügiger Wahl des Mosfet? Mit niedrigerem Rds(on) steigt doch die Kapazität der DS-Strecke.

Aus Datenblatt C_iss ->

C_iss = C_oss = C_GS + C_DS
C_rss = C_GD

nun ja,aber es steigt auch(sorry) die Millerkapa an...und natuerlich die Gateladungsmenge.

Ob das sich dann noch positiv auf die Schaltung auswirkt??

[christianw.]

Bei t<0 kann ich keinen C laden?

Bzgl. R4 hier der Vergleich zwischen 1k (grün) und 5k (blau). Jemand mit Ahnung kann sicher deuten, wo das Problem liegt?

[E_Tobi]

Zitat:Original geschrieben von christianw.
Bei t<0 kann ich keinen C laden?

War ja auch nur ein Beispiel dass ein von vorne herein geladener Speicher beim reinen entladen einen recht guten "Wirkungsgrad" erreicht...

[christianw.]

Ja, jetzt..

[Rumgucker]

Ich lass das Neuaufbauen erstmal sein. Das sieht hier im Moment äußerst kreativ aus....

[christianw.]

Du weisst doch sicher, wo das "Problem" liegt?