[Redegle]

Ich habe leider nicht alles gelesen aber was hälst du von einem AD9951 wenns um DDS geht?

[Rumgucker]

Diese AD-Dinger können doch meist nur Sinus. Wir wollen aber nen Funktionsgenerator.

[Redegle]

Währe es ggf. sinnvoll, den Sinus getrennt vom Dreieck und Rechteck zu generieren?

[Rumgucker]

Warum? DDS kann ALLES erzeugen. Sinus, Rechteck und Dreieck sind nur Sonderfälle.

BTW: Studio + MKII + Mega1284 läuft

[Rumgucker]

Zwischen diesen beiden Controllern (Intel 8748/49 vs. Atmels Mega1284) liegen exakt 30 Jahre!! Der 8749 war praktisch der damalige "PIC"



Wo liegen die Unterschiede?

Ok.. der 8749 musste mit UV-Lampe gelöscht werden, was 10 Minuten dauerte. Er hatte 2kByte Rom statt 128kBbyte und 128 Byte Ram statt 16kByte. Und ein bisschen langsamer war er auch (1.4us/Zyklus statt 50ns).

Aber sonst hat sich eigentlich in 30 Jahren nichts getan....

[Bandre]

Gucke dir mal das Datenblatt vom RENESAS M32R(32192/32195/32196)an, auch aufs Datum achten

[Rumgucker]

Wir hatten vor drei Jahren ne Renesas-32-Bit-Delegation im Hause - die waren zusammen mit ein paar Spoerle-Leuten da. Standen in direkter Konkurrenz zu den Atmel-Menschen.

Renesas unterlag wegen zu hohen Kosten (Besonders auch bei den Entwicklungsboards), kein C++ (das kann sich mittlerweile geändert haben), indirekter und zeitverzögerter Support über München nach Japan, zu kleinem Pitch des BGA, keine zertifizierten Betriebssysteme und all so ein Schnickelkram. Ich erkannte noch ein paar kleine Unzulänglichkeiten in der Peripherie.

Nach unserer Entscheidung für Atmel erlebten wir den Himmel auf Erden. Optimaler Support direkt aus Norwegen und ein wirklich hochdurchdachter 32-Bitter mit schöner MMU und sogar Matrixoperationen.

Angesichts des Datums ist mir klar, warum uns das Japan-Teil damals so unrund vorkam....

------

Außerdem kann man meinen Beitrag auch anders verstehen: ROM ist 60-fach, Ram ist 100-fach, Speed ist 30-fach. Also hat sich in 30 Jahren die Leistungsfähigkeit der 8-Bit-Single-Chipper ver-180.000-facht

Pro Tag also eine ver-16-fachung der Leistung.

[Rumgucker]

Zitat:Original geschrieben von Rumgucker

Zitat:Original geschrieben von alfsch
..and now for something different..
prinzip: dds loop für mega48:
LOOP1:
add r28,r24 ; 1
adc r29,r25 ; 1
adc r30,r26 ; 1
ld r0,Z ; 3
out PORTB,r0 ; 1
rjmp LOOP1 ; 2 => 8 cycles !!
bei 20mhz clock -> max. 2,5 M sampels out

So. Ich geh jetzt diese Sache mal an Typischerweise ist bei Atmel-Soft-DDS-Generatoren bei ein paar zig kHz Schluss. Alfsch hat aber Recht: die Kisten sollten mehr können. Ich teste mit dem mega1284, weil der genug Beinchen für allerlei Bedienungs- und Anzeigefirlefanz hat.

Mist. Das haut alles nicht hin. Ich muss zumindest den FM-Eingang abfragen. Zwar kann ich den AD-Wandler kontinuierlich durchrattern lassen, aber allein das Übertragen des Ergebnisses in R24-26 degradiert die 8-Zyklen-Schleife deutlichst.

Und damit ist es noch nicht getan. Ich wollte eigentlich auch noch die Symmetrie mit einem Poti erfassen und in den Mega einspeisen. Und auch Port-Change-Änderungen an den Frequenz-Kodierschaltern sind schwer zu erfassen, weil die Dinger in einer Matrix abgefragt werden und ich in der Schleife dann auch den Matrix-Multiplexer rattern lassen müsste. So käme man schnell von knapp über 1 MHz auf 500 kHz oder so.

Das ist also eine Sackgasse.

Also brauch ich doch den Pollin-CPLD. Ich stell mir das so vor, dass der Mega alle Bedienelemente abfragt und dann dynamisch das lookup-RAM des CPLD-Boards befüllt. Entweder mit Sinustabellen oder mit Dreieckstabellen oder Sägezahn usw. Die gaanze nichtflüchtige Tabellenspeicherung macht der Atmel und auch die ganze Datenvorbereitung der lookup-Table.

Sobald die Tabelle dann geladen ist, läuft der CPLD los und kann bis zu 10 MHz DDS schaffen (mehr bringt das 55ns-Pollin-Ram nicht).

Ok.... das könnte so klappen.

...aber was für ein Aufwand...

[Redegle]

Zitat:Original geschrieben von Rumgucker

Außerdem kann man meinen Beitrag auch anders verstehen: ROM ist 60-fach, Ram ist 100-fach, Speed ist 30-fach. Also hat sich in 30 Jahren die Leistungsfähigkeit der 8-Bit-Single-Chipper ver-180.000-facht

Pro Tag also eine ver-16-fachung der Leistung.

180000 fache Leistung in 30 Jahren (10950 Tage ohne Schaltjahre)
Jeden Tag die 16 fache Leistung würde bedeuten.
16^10950 ob das stimmt

[Rumgucker]

Man merkt, dass Du kein Kaufmann bist

[kahlo]

Rein vom Marketing her ist es natürlich ein Disaster, wenn die Leistung jeden Tag um ein Tausendstel steigt .

[Rumgucker]

So. Die haben gesagt, dass VHDL spuperpippifaxeinfach sein soll, wenn man erstmal nen klaren Plan hat. Bisher hab ich ja nur mal dieses und mal jenes ausprobiert, aber das war alles nur Rumgestochere im Nebel. Jetzt soll was Ernshaftes rauskommen.

<--- leise Durchhalteparolen murmelt.....

[alfsch]

http://www.andreas-schwope.de/ASIC_s/Ent...-kurs.html

[Rumgucker]

Alfsch: dankeschön. Aber die Grundlehrgänge hab ich durch. In Deutsch, Englisch und Chinesisch. Funktionierte auch alles immer und ich habs sogar begriffen.

Ab jetzt muss ich aber fliegen. Ohne Fangnetz. Und mit den noch sehr kurzen Stummelflügeln mangelnder Erfahrung. Und das bei meinem Gewicht.

Das wird hart. Sehr hart. Extrem hart.

[Bild: ikarus.gif]

[Bandre]

btw. VHDL guck mal hier
http://www.watterott.com/de/Open-Logic-Sniffer
http://www.sump.org/projects/analyzer/

gruß

[Rumgucker]

Hauptsächlich leide ich unter der Xilinx-Oberfläche.

Sowas ekelhaft verkompliziertes und überladenes Überall Unmassen von grauen Pictogrammen und völlig durcheinander gewürfelten Menüpunkten. Die Oberfläche ist grauenhaft!

[Rumgucker]

Update meiner 11-er-Version misslang, weil die Lizenzen dann angeblich nicht mehr zusammenpassten.

Hab daher mühsam die neueste Xilinx-Version geladen. "Mühsam" deswegen, weil man erst mühsam ein PWD generieren lassen muss, was etwas schwer fällt, wenn der online-Generator abschmiert. Und "mühsam" auch deswegen, weil es zig Gigabytes sind. Aber nun läuft es.

Und... es wirkt alles irgendwie besser, schneller, einfacher.

[alfsch]

hab grad just for fun mal den STM32 etwas gekitzelt:
coretakt 72 Mhz max. , FLASH_Latency_2 , ohne sonst was ändern
test mit 144 Mhz ok !
erst mit 180 Mhz geht definitv nix mehr...
aber ganz witzig, auch adc usw gehen noch bei 144 Mhz
und er wird nur 30,5° warm

[Rumgucker]

Feine Kiste:

http://www.mikrocontroller.net/articles/STM32

[Rumgucker]

DDS ist am oberen Ende der Frequenzskala ein Jitter- und Schwebungs-Monster. Es gibt allerdings Verfahren, die diesen Effekt mindern sollen.

Wie auch immer: ich bin in ein tiefes Loch gefallen....

[Bild: 0273_543_A-crater-is-pictured-in-543x199.jpg]