[Rumgucker]

Zitat:Original geschrieben von Basstler
Nee, geht nicht ... die LTSpice Logik braucht ne fixe VCC, die lässt sich nicht aus der Simulation holen ... mist

Warum setzt Du keine Voltage source zur VCC-Versorgung ein?

Aber ich stimme Dir zu: die archaic-Elemente bringen es total. Auch die neuen Elemente (Switches, Gatter, Firlefanz) sind letztlich nur davon abgleitet.

[Basstler]

juhuuuu, es geht
PSpice ist auch "nur" programmieren
Hier nen NAND mit 12ns verzögerung :

.subckt 74ACT00b in1 in2 out vcc v00
B1 out v00 V=delay((if( ((V(in1,v00)>1.4)&(V(in2,v00)>1.4)), 0, V(vcc,v00) )),12.0E-9)
.ends 74ACT00b

Die Teile gefallen mir, damit kann man sich jede Funktion bauen

[Basstler]

Vorsicht ... ist grosses Bild



Habs noch nicht probiert
Kein Plan ob ich in den Logik .asy den Verweis auf die Lib rausnehmen muss, damit er die vom Schematic nimmt ...

Zur Sache, habe hier erstmal ALLES eingezeichnet was ich in der Lib gefunden habe, sowie alle Nodes beschriftet wie in der Lib, zum überprüfen.
Rausgeflogen sind nur zwei "Shunts" welche "GND" mit 0 verbunden haben, das Ziel war ja den ganzen Treiber floatend zu nutzen.
Die sinnlosen Dioden, doppelte Pulldowns, etc. sind noch drin, guckt selber


130_IXDD409.fixed.again.asc
130_74ACTxx.rar Symbole für die Gatter

So ... nun probieren ?
Der Tag ist grad so nett ... wäre schade drum


Edit:
Soo, Fehler sind raus...zumindest meine
Bild bleibt aber fehlerhaft, zu faul

[Basstler]

Argh ... da sind paar Bauteile doppelt gekenzeichnet ... bin am fixen ...

[Basstler]

-.-

Edith:
VERDAMMT ... spiceorder LM7805c
VCOM und VOUT tauschen ...

Zweiter, läuft aber ... vorerst
130_IXDD409_Versuch2.asc

[Basstler]

Rennt ... 3us/s hüstel ...
Naja, Startup ist heftig, da erstmal VSS ansteigen muss (100R+47u), kann man kürzen.

Fazit, das Modell läuft in LTSpice NUR wenn man Gatterlaufzeiten mit vorsieht !
Damit kann ich demnächst mal in der Yahoo-Group aufschlagen

Edith:
Auch der volle Kurschluss beim Einschalten ist drin !
Toll ...

[Rumgucker]

Ganz großes Kino!

[Basstler]

Jupp, nun kann das Teil optimiert werden ... aber nicht mehr jetzt, morgen wirds kalt und nass.
Bin erstmal froh, das es rennt.

Nicht wundern, rupfe oben nochmal das IXDD409.asc raus und pack da mal dann ein komplettes hin.
Wer spielen möchte, IXDD409_Versuch2.asc nehmen.

[Basstler]

So, floatend funzt das Ding auch
Hat sich doch gelohnt, erstens ne Menge über PSpice im allgemeinen und LTSpice im speziellen gelernt.
Und man kann etwas "dickere" Subcircuits auch mal nach malen, macht sogar ein bissel spass.

[Basstler]

Wetter versagt jetzt schon, also kann getuned werden.
Hab die IXDD409.asc gefixed, liegt unter dem Bild.

EDITH:

NEIN ... einen hab ich noch ... der 7805 ist nicht "0"-frei ... bin drann.

[Basstler]

So, hab alles entsorgt, was für den Treiber als Endstufe nicht relevant ist
Enable und Vthreshold isr raus geflogen, start-up -> quick&dirty.
Dafür nen einfaches Delay mit 50ns, wie im Urwerk zwischen IN und Transistoren.

"Arbitrary behavioral voltage sources" sind übrings die absoluten Killer,
die fressen enorm Rechenzeit !

Die Simulationszeit nur für den Treiber hab ich von 2-3us/s auf ca. 46us/s
verkürzt (relativ gesehen).

Werde das Ding mal zur Übung in ein Bauteil verwandeln.

[Basstler]

Hem ... die Hierachie Idee bei LTSpice hat nen Pferdefuß ...
es dürfen keine Spice Optionen und somit keine .subck verwendet werden
Irgendwas ist ja immer ... also muss aus der Schaltung wieder nen Modell werden

Das kann doch nicht sein, das es dafür kein Tool gibt

[Basstler]

Ehm ...

http://www.concept.de/sv_index.html

[kahlo]

Zitat:Original geschrieben von Basstler

Irgendwas ist ja immer ... also muss aus der Schaltung wieder nen Modell werden

Einfach eine *.asy mit demselben Dateinamen wie die *.asc erstellen. Die Namen der Pins in der asy müssen gleiche Label in der asc haben, und schon geht es.

[Basstler]

Aber nicht wenn ich Bauteile erst in dem Schematic definiere, er ignoriert die diversen .subck Definitionen. Leider

Aber gut, ist kaum noch was vom Original übrig, das Model kann man von Hand anpassen, Nodes habe ich ja mitgeschrieben, somit kann man die wiederfinden.

[Basstler]

Werde die Spielchen mit dem IXDD409 Modell in einem eigenen Thread fortsetzen, sonst mülle ich hier alles zu
----

Mal wieder nen Tipp von der Simulationsfront mit der aktuellen LTSpice Version.
Wenn LTSpice nicht mit dem damped pseudo Transienten Verfahren spielen darf, probiert er Gmin stepping ... solange, bis die "Maschinen" uns endgültig vernichtet haben

Das ist der Grund warum mein W&W-Damp sich nicht (oder zumindest nicht weit über die 6ps-Grenze) simulieren lässt ... die Verfahren verrecken am DC Arbeitspunkt

Also nächste Handschelle für LTSpice .options gminsteps=0 .
Deaktiviert das Steppen ... kann man zwar auch im Controlpanel anklicken, nur vergisst LTSpice das (aus böser Absicht natürlich).

Also, falls die Simu im fs/s Raster sich verstecken will, Gmin Stepping verbieten.

[kahlo]

Wenn LTSpice wieder ohne Krücke laufen kann, sagst du Bescheid, ja? Nach der Erfahrung mit dem letzten Update war es das erstmal für mich, ich bleib bei einer alten Version.

[Basstler]

Fehlinterpretation !

Die alte Version läuft mit Krücken.
Damped Pseudo ist er dazu gekommen. Gmin stepping macht teilweise Problem weil er in zu kleine Zeitbereiche abdriftet, da gehen paar Interationen nicht auf.
Hintergrund ist wohl die genauere Umsetzung von Level 3 Mosfet Modellen, welche teilweise die Simulationen ins Nirvana schickt.

Und wenn man mal in die Changelog.txt schaut ... die Fehler werden weniger

08/17/09 Corrected an error cross-probing some busses through hierarchy.
08/12/09 Improved parsing of device currents in .four statements.
08/10/09 Fixed some numerical problems in the ferromagnetics implementation.
08/01/09 Revised the Yang-Chatterjee charge model to work over absurd user parameters.
07/22/09 Corrected a problem regarding level 2 MOSFET gamma.
07/16/09 Trapped a crash mode regarding thread timing.
07/15/09 Added warnings when using archaic MOS levels 1, 2, or 3 below reasonable dimensions.
07/15/09 Re-implemented MOS levels 1, 2, and 3 to use the Yang-Chatterjee charge model instead of the Meyer capacitance model.
07/15/09 Improved the accuracy of the computation of the Jacobian for MOS level 3.
07/14/09 Improved the implementation of AC current monitoring in levels 2 and 3 MOS devices.
07/14/09 Corrected a DC current monitoring error in the level 3 MOS device.
07/07/09 Improved BUS netlisting support in hierarchical designs.
07/07/09 Fixed a problem keeping window tab labels in sync with symbol file names.
06/30/09 Trapped a crash mode that could occur when sync'ing with multiple invocations of LTspice running.
06/23/09 Node "GND" is more uniformly accepted as a synonym for "0"
06/23/09 Fixed a problem in the .lib/.lib editor.
06/12/09 Modified the interpretation of .noise data in some .meas operations.
06/09/09 Fixed a problem in the waveform expression compilers.
06/04/09 Trapped a potential crash mode.
06/03/09 Improved the handling of the BSIM4 rgeomod parameter.

Die letzten zwe-drei Monate und ich hab die Banalitäten und LT Modellanpassungen raus genommen.

Alternativ mal mit der original PSPice Engine (OrCad) arbeiten ... da läuft aus dem Stand kein Schaltnetzteil.

Aber gut ...

[kahlo]

Fakten zählen. Was vorher lief, läuft nicht mehr. Punkt. Das kann mir keiner als Verbesserung verkaufen.

[Rumgucker]

<---- *zustimm*