[alfsch]

Zitat:Oh, netter Tipp

bei hi-speed schaltungen standard-problem...
http://www.electronicsweekly.com/Article...ements.htm

>The trick is to pick up the ground connection right at the scope probe shield. This eliminates any of the series inductance introduced by using the supplied probe ground clip.>

ratet mal, wie die tastspitze am mosfet-tester hängt

[Basstler]

Über ne 20m Kabeltrommel wäre etwas unhandlich auf dem Tisch...

[alfsch]

bzgl des induktiven "strom limititers"
hast du eigentlich schon mal gemessen, was beim shoot an dem fet so passiert, der gerade body-diode spielt?
laut simu siehts etwas problematisch aus, die ind. im source erzeugt ja auch hier nen spg abfall, abhängig vom di/dt , zb bei "nur" +/- 10A :

es gibt >30v am gate...das könnte schiefgehen
- avalanche des abschaltenden fet, da ub+30v anliegt
- Vgs erreicht kurz 6v , dr fet geht an...

als abhilfe: par. nen limiter für die spg an der ind., zb ne P6smb6



Vgs bleibt jetzt < 4v

[Basstler]

...und der Fet lässt sich gar nicht mehr einschalten....

[Rumgucker]

Wir sollten mal die GANZE Choco-Endstufe durchsimulieren.

[ChocoHolic]

...Quark... Wenn die Ugs wegen neg di/dt ueber die Treshold-Spg ansteigt, dann wird der MosFet leitend und bilded nen Bypass zur rueckschnappenden Didoe. D.h. in der Diode selber treten die hohen di/dt zwar auf aber nach Aussen hin laesst es der Fet dank di/dt Feedback nicht zu, sondern liefert intern was dazu...

Simuliert einfach mal nen spannungsgesteuerten Schalter mit zusaetzlichen Serien-Induktivitaeten.
Wenn man dann noch die parasitaeren Cs dazu setzt (innerhalb der Induktivitaeten), dann erklaeren sich auf einmal auch negative Ugs Spannungspeaks beim Ausschalten....

[alfsch]

Zitat:sondern liefert intern was dazu...

genau das meine ich...bei meinem test mit irf640n hat das zu ganz zwanglosem ableben des fet geführt
in deinen tests hatten die fet keine sorgen?
(evtl. reagiert der 640 ja etwas sensibel darauf..)

[ChocoHolic]

Vermutlich sind deine MosFets eher an zu großem du/dt waehrend des Rueckschnappens des ReverseRecoverypeak gestorben. Oder an deinen HF-Resonanzen...
Wenn man den di/dt Limiter sinnvoll parametriert,laesst sich auch das du/dt begrenzen, weil bei zahmerem Ausrauemen auch der interne Rueckschnappeffekt weniger steil ausfaellt.

Habe meine Versuche mit IRFB52N15D und IRFB4321 gemacht. Sah alles sehr schoen aus.

Als Modell schlage ich die Skizze unten vor.
Um den ReverseRecoveryPeak zu kriegen, muss man natuerliche 'ne etwas realere Diode simulieren. Und Achtung das Modell unten hat noch keine Snubber, duerfte also gruendlich schwingen. Mit zwei RLC-Snubbern zwischen Drain und Source duerfte es aber schoen werden (wie in Realitaet auch). Last, but not least sollte man den ON-Widerstand der Schalter auf ca 15 mOhm setzen (anstatt dem Defaultwert von 1 Ohm).

[ChocoHolic]

...in einem realen Layout kriegt man dann noch ca. 5-10nH seriell zu jeder Versorgungsspannung und auch seriell zu jeder DriverSpannungsquelle. Besser bringt man so was real kaum hin.

Und dieses Modell macht auch deutlich wie wichtig die nicht eingezeichneten RCL-Snubber sind.
Ohne denen ist so eine Halbbruecke tendenziell ein kaum gedaempftes HF-Schwingnetzwerk....

[alfsch]

Zitat:MosFets eher an zu großem du/dt waehrend des Rueckschnappens des ReverseRecoverypeak gestorben. Oder an deinen HF-Resonanzen...

eher nein, da selber test mit g-s hart verbunden keine probleme zeigt, es passiert also was am gate: und daher vermute ich, wenn der fet beim "Rueckschnappen" selbst aktiv wird...gefällt ihm das wenig. (die dv/dt werte beziehen sich imo ja nur auf die body-diode)

Zitat:Ohne denen ist so eine Halbbruecke tendenziell ein kaum gedaempftes HF-Schwingnetzwerk....

hihi.. isses eh igendwie

[ChocoHolic]

....hm, wie genau war dein Aufbau und bei welchem Vorgang ist der MosFet gestorben? Oder steht das irgendwo in deinem MosFet-Tester-Thread? Den hab ich noch nicht vollstaendig gelesen...

Von dem mir bekannten MosFet-Eigenschaften sehe ich eigentlich keine Probleme wenn der MosFet da einige ns im aktiven Bereich arbeitet. *gruebel* Bin aber kein Halbleiterphysiker, nur regelmaessiger MosFet-Anwender.
Hast du nen ScreenShot vom DefektVorgang?

[alfsch]

aufbau...sollte im MosFet-Tester-Thread ersichtlich sein..habe dort kurz erwähnt, dass der 640 mit leisem "bing" sich verabschiedet hat. kalt, dh keine eff. power, nur pulse.
nen ScreenShot hab ich natürlich nicht...wollte das nicht zu einer versuchsreihe ausbauen
könnte auch sein, dass der spg.peak beim Rueckschnappen übers gate einfach > 20v wurde, und so schlicht das gate durchbrach, der fet also nicht am strom/wiedereinschalten verendet is..

[ChocoHolic]

Zitat:Original geschrieben von alfsch

könnte auch sein, dass der spg.peak beim Rueckschnappen übers gate einfach > 20v wurde, und so schlicht das gate durchbrach, der fet also nicht am strom/wiedereinschalten verendet is..

Wuerde passen, insbesondere wenn man die Resonanzen beruecksichtigt. Die koennen das Rueckkoplungssystem des di/dt-limiters grob aufschaukeln. Mit RCL-Daempfern zwischen Drain und Source wirst du das Geschwinge los. ....siehste ja an meinen ScreenShots....

[udo]

@ ChokoHolic

Ich bin eher selten unter euch, hat auch mit meinem Gesundheitszustand zu tun.
Außerdem hat man als Rentner erheblich mehr zu tun, als wenn man im Arbeitsverhältnis steht.

Aber Kompliment für Dein D-Amp Konzept, eine hochintelligente und hochinteressante Entwicklung.

Ich werde mich weiter dafür interessieren.
Schade, daß der Beobachter diese Schaltungstechnik immer verpönt hat.

Kompliment auch an alle, die diese Schaltungstechnik weiterverfolgt haben.
Jungs, Ihr habt echte Entwicklungsarbeit geleistet.
Wenn ich daran denke, was diese Gemeinschaftsarbeit in der Industrie gekostet hätte?

MfG, Ampericher/Udo

[Basstler]

Zitat:Original geschrieben von udo

Kompliment auch an alle, die diese Schaltungstechnik weiterverfolgt haben.
Jungs, Ihr habt echte Entwicklungsarbeit geleistet.
Wenn ich daran denke, was diese Gemeinschaftsarbeit in der Industrie gekostet hätte?

MfG, Ampericher/Udo

Hihi, danke von mir.
Denke mal in der Industrie fehlt noch etwas der Durchbruch.
Die Halbleiterhersteller kochen an etlichen Treiber bzw. kompletten Chips bzw. Chipsätzen, und die "HiFi" Welt nimmt es langsam auf. Siehe Home-Cinema, 8 Endstufen >80Wrms im Schuhkarton* unterm Fernseher.
Denke mal das auch ein paar High-End Schmieden an "besseren" Class D Amps feilen, nur kommt da bestimmt ein "Monster" bei raus, welches gleich aus einem CD-Player digital gefüttert wird und intern ein "Homebrew" SPDIF -> PWM Wandler.
Das umgeht viele Probleme.
Und bei der Leitung heutiger DSPs, dürfte es auch kaum noch Probleme mit der digitalen PWM geben.
Oder gar nen dicker FPGA....mir kommt da eine Idee

[Björn]

FPGA ja gute sache kann wer VHDL ich nur wenig.
Habe aber noch einige große CPLD´s rumliegen.

[Rumgucker]

Udo = Ampericher? Was soll das denn? Geht Dein alter Account nicht mehr, Ampericher?

[Basstler]

Zitat:Original geschrieben von Rumgucker

Udo = Ampericher? Was soll das denn? Geht Dein alter Account nicht mehr, Ampericher?

Hab ich jetzt nur nen Dejavue ...



@Björn
Naja, auch nur ein bisschen.
Die Dicken Diger werden eh mehr grafisch programmiert, das muss man nur noch fürs Finetuning oder Debugging ins VHDL.
Ist wie mit C bzw. Assembler.

[Rumgucker]

Zitat:Original geschrieben von Basstler
Hab ich jetzt nur nen Dejavue ...

Versteh ich nicht. Hab ich was nicht mitbekommen?

[Björn]

ja ich kenne von Lattice und von Xilinx die Oberflächen.
Habe mich aber eigendlich nur mit den Lattice CPLD´s beschäftigt.