[alfsch]

sorry, weis nicht, was da nicht klar sein soll
im diagramm leider nicht zu sehen: skala 1v /div. + 100ns
was ist da unklar?
rückwärts?
body diode?
erklärs gerne, verstehe euer problem damit nicht.

[Rumgucker]

Woher hast Du die überhöhte Spannung am Ausgang???

Ich würd die auch gern mal sehen....

[alfsch]

dann zoom auf die +ub, und ausgangs spg.
sollte auch bei dir 0,5v über +ub gehen, ist ja dieselbe x.asc datei.
bei 100v skala siehst du natürlich nix davon.
und?

[Rumgucker]

Ja und? Da wird die Spule über die interne pn-Diode entladen. Kannst auch ne externe Schottky anschließen. Ändert aber nichts am Spike. Das schrieb ich ja schon.

Dein Argument mit dem Gatebahnwiderstand erscheint mir dagegen sinnvoll. Die Bahnwiderstände entkoppeln sozusagen die beiden Gates. Somit kann die freilaufende Spule einen MOS erneut öffnen.

Allerdings hadere ich noch mit der Phasenlage.

[alfsch]

bedenke. auch ne zusätzliche externe diode übernimmt nur einen teil des rückstromes. die interne diode verhält sich ---nja , so in etwa wie ein kondensator, der mit aufgeladen wird. je schneller du entlädst, desto höher der strom-peak, die ladungsträger müssen erstmal raus.

nb: dies war auch das letzte problem, an dem ich geknabbert habe, bei meinem kleinen 3kw amp.
bei 300v und nem strompeak brauchste schutzbrille, 300v x 100a = 30kw puls, das mag kein chip lange.

[Rumgucker]

Ich geh off. Ich bin gefrustet.

Warum? Weil Andreas und Alfsch mir in ihrer ureigensten Huschi-Huschi-Art den den "MOS" erklären wollen und dabei selbst nicht gepackt haben, wie die Schaltung arbeitet?

Nein! So empfindlich bin ich nicht....

Was mich aber wirklich frustet: beide Schaltungen schaffen die 100ns einfach nicht. Die vorzüglichen Zetex-BJT brauchen 50ns, bevor sie stromfrei sind. Bei unter 200ns ist zappenduster.

Und die an sich vorteilhafte MOS Drainschaltung läßt sich von der Spulenlast irritieren.

Das sind zwei Sackgassen! So kommen wir nicht weiter. Denk ich jedenfalls.

[Rumgucker]

Alsch: ich hatte die interne pn-Diode komplett gecovert. Schottky in Reihe und inverse Schottky parallel. Es änderte nichts.

Daran liegts echt nicht.

Aber das mit den störenden Gatewiderständen. Das ist es! Zweimal 7 Ohm. Und von hinten knallt die Spule drauf. Das macht Sinn.

Die Source-Folgerschaltung kann in Class-D nicht verwendet werden.

[alfsch]

was habe ich nicht gepackt, bitte??

und:
"Die Source-Folgerschaltung kann in Class-D nicht verwendet werden."

verwendet ja auch keiner.

[alfsch]

zur abendlektüre:
eine geschichte von mosfets und d-amps.
AN-1070:
Class D Amplifier Peformance Relationship to MOSFET Parameters (New) PDF
http://www.irf.com/technical-info/appnotes/an-1070.pdf

[alfsch]

The uninitiated designer is often not aware that self-inflicted overvoltage transients can be produced when the device is switched
OFF, even though the DC supply voltage for the drain circuit is well below the VDS rating of the transistor.

AN-936:
The Do's and Don'ts of Using MOS-Gated Transistors
http://www.irf.com/technical-info/appnotes/an-936.pdf

[Rumgucker]

Ich bin der Meinung, daß Du das Problem immer noch nicht begriffen hast, alfsch. Es hat m.E. überhaupt nichts mit Transienten zu tun.

Bitte versuche mal die folgenden Gedanken zu verfolgen:

Denken wir uns den unteren P-MOS leitend. Die Steuerspannung liegt auf -60V. Die negative Betriebsspannung beträgt -50V. Alles ist gut, der negative Spulenstrom steigt und steigt.

Irgendwann sagt die Steuerspannung: "Schluß mit lustig" und steigt an.

Zuerst steigt sie auf -50V. Der untere P-MOS sollte ausgehen. Tut er aber nicht. Denn an seinem Source liegt ja die Spule, die den Transistor leitend hält. Die Spannung am Source ist dabei um die Schwellspannung positiver als die Spannung am Gate.

Selbst als die Steuerspannung den Nullpegel durchläuft, bleibt der untere MOS leitend.

Irgendwann hat die Source-Spannung +51V erreicht. Die Gate-Spannung beträgt in dem Moment noch +46V.

Eigentlich sollte nun die obere pn-Strecke des N-MOS öffnen und den Spulenstrom übernehmen. Der untere Transistor sollte sperren und bei einer Steuerspannung von rund +55V sollte der obere MOS sich parallel zu seinem eigenen pn-Übergang schalten.

Keine Spur von Transienten oder Querströmen.

[alfsch]

"Ich bin der Meinung, daß Du das Problem immer noch nicht begriffen hast, alfsch."
was soll das?
willst du mich anmachen?

wenn dus nicht kapierst, ist das wohl nicht der weg, eine erklärung von mir zu erwarten.

[Rumgucker]

Ich will Dich nicht anmachen, alfsch. Ich fühl(t)e mich allerdings angemacht, weil Du nicht geschnallt hast, worum es eigentlich geht und mir stattdessen Kinder-Lehrbücher über MOS um die Ohren haust.



Die Spikes entstehen auf der rechten fallenden Steuerspannung-Flanke. Diese Flanke fällt unerklärlich steil ab. Es geht um Pikosekunden!

[Rumgucker]

Sonderbarerweise entstehen die Spikes nicht beim Anstieg der Spannung. Da sind die Verhältnisse ganz genau so, wie ich sie Dir zuvor erklärt hatte.

[Rumgucker]

Man muß sich das mal vor Augen halten:

...vorige Schaltung ermöglicht die Erzeugung von 200ps-Impulsen!

Normale Querstromspikes dauern dagegen 100-fach länger, liegen also im (unteren) Nanosekundenbereich.

Vielleicht wird das doch noch was mit Stockholm.....

[alfsch]

dann lass bitte die anmacherei, von wegen
" weil Du nicht geschnallt hast, worum es eigentlich geht "
wer hier nix schnallt, bist du.
wie oft noch? die back-diode geht an, es gibt nen shoot !
lies halt die kinderbücher mal, statt selber märchen zu erfinden.
lassen wir jetzt die blöden sprüche, ja?
dann nochmal im detail:

stöme: blau: n-fet, rot spule, hellblau p-fet
spg: violett ausgang sources, grün gates
zeit gedehnt, auf 500ns fall time, damit der effekt schön zu sehen ist
in der blauen oben: der fet ist rückwärts gepolt, zieht strom. ok.
am ende, grün fällt, geht der fet aus, aber eben die back diode an, auch wenns nur ca 0,2a sind. die spg fällt etwas, dann zieht der p-fet ordentlich strom, diode ist aber noch an, die pennt: shoot
sobald diode entladen, springt spg auf den erwarteten source-folger-wert, dh, der p-fet hat jetzt den ganzen strom.
voila...

[Rumgucker]

Du kannst parallel (1000 mal gesagt...) zum FET ne inverse Schottky baumeln. Es ändert nichts.

Ich hab obendrein sogar noch in Reihe mit dem FET ne Schottky gelegt und parallel dazu ne inverse Schottky. Auch keine Änderung.

Es hängt m.E. nicht mit der back-Diode zusammen!

Im Übrigen seh ich in Deinem Diagramm auch keinen "shoot". Bin ich blind?

[alfsch]

was ist das bei 0,5us ? knick in der optik?

i.ü. ist das eine simulation, real muss das (dioden-)verhalten erst gemessen werden, da die unterschiede je nach typ/hersteller/serie deutlich abweichen;
zb kann ein älterer irfxx gut in einer schaltung gehen, kaufste dann neue, gehen sie 1 stunde, dann bumm. datenblätter...

[Rumgucker]

Ich seh da immer noch kein Spike!!!!

Es geht um 240A und nicht um so kleine Beulchen.

Ich hab eben die LT-internen FETs genommen. Verschiedene ausprobiert. Einwandfreies Verhalten. Keine Spikes. Außer, wenn ich die Gates mit 10As treibe. Dann kommen zwar Spikes... aber sie bleiben weit unter 20As.

[Rumgucker]

Blau ist Steuerspannung

Grün ist Ausgangsspannung

Rot ist N-MOS-Strom


So sollte der Source-Folger arbeiten!

P.S.: bei 100ns !!! (** Hoffnung ***)