[alfsch]

>Da vermutest du m.M.n. leider falsch,
no. wenn deine Zeichnung, speziell die Pfeile , wer an wen die cklock sendet, stimmen, habe ich schon recht.

>die daran angeschlossenen BT-Module sind räumlich getrennt und in keiner Weise takttechnisch verbunden.
eben. DAS ist ja das Problem...sie werkeln vmtl auf dem Takt, den der BT-master vom ADAU bekommt. per TWS dann auch das BT-slave....und beisst sich mit dem takt, den es von "seinem" ADAU bekommt. 

>Eine Synchronisation über den TWS-Link von hinten nach vorne ist nicht vorgesehen. 
eben...daher treffen sich 2 takt-Quellen , was den Puffer irgendwann überlaufen lässt und ein re-sync erzwingt.

>Bei Verwendung des internen DACs des BT-Moduls fällt das wohl nicht auf.
logisch - DER werkelt ja mit dem empfangenen Takt und daher immer synchron.

+ wenn es ohne Verbindung der 2 ADAUs gehen muss-- ist es räumlich weit auseinander ?? (haste nix gesagt)
- dann muss der ADAU am TWS-slave ein "slave" werden, der den clk vom BT-modul bekommt. dann gehts auch . (wenn das BT-modul so umstellen kannst).
btw ich erinnere mich gerade nicht mehr genau, aber der ADAU kann nur slave werden, wenn er auch einen passenden master-clk bekommt - oder?
das wäre dann echt ein Problem - das nur mit einem resampling gelöst werden kann; wobei der resampling chip aber den richtigen master-clk bekommen muss, den von seinem ADAU .