05.12.2014, 10:31 AM
Zitat:Original geschrieben von 3eepoint
Edit: Wo hast du die Sache mit der Diode denn gezeigt ? Die Forensuche hat mir zu Latera Fet+Diode ncihts ausgespuckt was zu einer Herleitung führt
1 Post weiter oben
Der Spannungsabfall über der Diode verhindert, dass das Gate auf 0V gezogen werden kann. Zusammen mit dem geringen Uth und dem Temperaturverhalten der Lateralen FETs müsste sich ein stabiler, selbsteinstellender Betrieb ergeben.
Zudem wird über die erste Treiberstufe ein bisschen vorgespannt.
Pffffffffft. "Da entwich das Vakuum" - Heinrich Physik, 1857.