[Calvin]

Hi,

beim schnellen Draufblick aufgefallen:
- kein Eingangs-Lowpass
- Eingangs-Highpass niederohmig
- Z-Diode D1 nicht entrauscht
- Die Stromquelle im Eingang ließe sich ähnlich der L12-2 für die VAS-Stromquelle nutzen
- Die Emitterwiderstände des Eingangsstromspiegels sind sehr klein
- Emitterwiderstand R8 sehr klein --> hohe Verlustleistung in Q6, niedrige Eingangsimpedanz
- Kollektor Q6 an Kollektor Q7 dürfte das Layout vereinfachen
- reichen Q7 und Q11 verlustleistungsmäßig?
- keine Basis-Dämpfungswiderstände (Q1,9,10,12)
- C3 zu klein, >1µF,eher 10-47µ
- Emitterwiderstände R14,15 von Q10,12 durch eine einzelne Parallel-RC-Kombi aus 150-220R und 1µF ersetzen.
- Source-Widerstände Standardwerte und nicht zu klein wählen. Die induktionsfreien MPCs gibt es mit 0,15 0,22 0,47Ohm
- kein Boucherot-Glied im Ausgang und keine gedämpfte Induktivität
- keine Offsetkorrektur, keine AC-Kopplung am Feedback-Eingang (100-220µF in Serie zu R6, evtl. auch noch Schutzdiode parallel zum Cap)
- keine Abblockkondensatoren für die Betriebsspannungen, >>100µF.
- möglichst praxisnahe Bauteilewerte aus den E12 oder E24 Reihen wählen. 30k, 14k5, 0R3 gehören nicht dazu.

So wie der Schaltplan ist, ist das noch nichts für ein Layout.
z.Zt ist das mehr ein Prinzipblockbild als ein praktikabler Verstärker.
Versuch zunächst die Kiste simulatorisch sauber hin zu bekommen, u.a. mit Simus praxisnäherer Lasten und ein Gefühl dafür zu bekommen was sich wo tut.
Auch Simus mit Rechtecken fahren.
Nicht nur Farben, auch eine geeignete Wahl der Achsenskalierung und Cursor helfen bei der Nachvollziebarkeit durch Dritte.
Du weist wo Du in LTSpice die Marker für Arbeitspunkte findest um sie in der Schematics einzutragen?

jauu
Calvin