23.01.2013, 07:07 PM
Die bisherigen Untersuchungen an 10nF Last sind keinesfalls repräsentativ
für die Verhältnisse bei der Ansteuerung größerer MOSFETs.
Um der Wirklichkeit etwas näher zu kommen wurde die Simu erweitert
um eine Halbbrücke mit zwei fetten MOSFETTS (Qgtot = 130nC).
Diese werden belastet mit einer Induktivität von 3uH,
so dass ein Magnetisierungsstrom von +-8A zustande kommt.
Fassen wir das Ziel ins Auge:
Um Schaltverluste zu minimieren, müssen die MOSFETs möglichst rasch
abgeschaltet werden. Das Einschalten ist dagegen, dank ZVS,
eher unkritsch und kann deutlich langsamer über die Bühne gehen.
Beim Abschalten haben wir es nun mit dem Miller-Effekt zu tun (Hoppi läßt grüßen!)
Die Umladung der drain-gate Kapazität erfolgt allein
durch den neg gate-Strom. Und da Ladung = Strom*Zeit ist,
geht es um so schneller, je höher der gate-Strom ist.
Für die anzupeilenden Schaltzeiten von wenigen 10ns sind
gate-Ströme zwischen 1 und 5 Ampere durchaus angemessen.
1.) Harter Kurzschluss des gates gegen source mit P-Kanal-Abschalter.
Der PMOS parallel zur gate-source-Strecke wird von neg Sekundärspannung voll aufgesteuert.
Die LoSide-gate-Spannung (blau) fällt von anfangs +10V innerhalb 60ns auf 0,5V.
Es vergehen weitere 60ns bis der LoSide-MOSFETs beginnt ab zu schalten (Vds, rot).
Der Abschaltvorgang selbst zieht sich über weitere 80ns hin.
Wohlgemerkt, die gate Spannung ist schon die Ganze Zeit auf Null,
kurzgeschlossen über den PMOS mit 100mR Kanalwiderstand.
Die Erklärung dieser Verzögerungen findet sich im gate-Abschaltstrom:
Während des gesamten Abschaltüberganges ist dieser konstant 0,8A (grün).
Dieser bescheidene Abschaltstrom erklärt die beobachtete Verlangsamung,
allerdings würde man bei einem aktiven 100mR Schalter eigentlich viel mehr erwarten:
Nimmt man das Miller-Plateau mit +3V an, müßten eigentlich 30A zusammenkommen.
Diese Diskrepanz erklärt sich aus dem MOSFET-internen gate-Bahnwiderstand,
der sich in diesem Fall zu 3..5R abschätzen läßt.
Er ist es, der selbst bei hartem gate-Kurzschluß auf moderate Abschaltzeiten begrenzt.
Um mal ein Vorstellung der Schaltverluste zu bekommen, hier eine ganz grobe Abschätzung:
Wenn Idrain=50A innerhalb 80ns bei 12V abschaltet, würden hierbei 50*12*80n/2=24uJ verheizt.
Bei 80kHz Schaltfrequenz demnach 24u*80k=2W Abschaltverlust / PowerMOSFET.
Das allein erfordert schon mal ein kleineres Kühlblech.
2. Ansteuerung mit IR2110
Diese bewährten Halbbrückentreiber haben typischerweise 6R Kanalwiderstand.
Der Abschaltstrom würde damit auf weniger als 0,4A fallen,
die Abschaltverluste dabei auf das Doppelte von 1. ansteigen, also vlt 2*5W.
Es wird klar, dass solche Treiber besser arbeiten mit HV-MOSFETs,
wo auch das MillerPlateau höher angesiedelt ist (typ 4..6V),
so daß gate-Ausräumströme von knapp 1 Amp möglich werden.
für die Verhältnisse bei der Ansteuerung größerer MOSFETs.
Um der Wirklichkeit etwas näher zu kommen wurde die Simu erweitert
um eine Halbbrücke mit zwei fetten MOSFETTS (Qgtot = 130nC).
Diese werden belastet mit einer Induktivität von 3uH,
so dass ein Magnetisierungsstrom von +-8A zustande kommt.
Fassen wir das Ziel ins Auge:
Um Schaltverluste zu minimieren, müssen die MOSFETs möglichst rasch
abgeschaltet werden. Das Einschalten ist dagegen, dank ZVS,
eher unkritsch und kann deutlich langsamer über die Bühne gehen.
Beim Abschalten haben wir es nun mit dem Miller-Effekt zu tun (Hoppi läßt grüßen!)
Die Umladung der drain-gate Kapazität erfolgt allein
durch den neg gate-Strom. Und da Ladung = Strom*Zeit ist,
geht es um so schneller, je höher der gate-Strom ist.
Für die anzupeilenden Schaltzeiten von wenigen 10ns sind
gate-Ströme zwischen 1 und 5 Ampere durchaus angemessen.
1.) Harter Kurzschluss des gates gegen source mit P-Kanal-Abschalter.
Der PMOS parallel zur gate-source-Strecke wird von neg Sekundärspannung voll aufgesteuert.
Die LoSide-gate-Spannung (blau) fällt von anfangs +10V innerhalb 60ns auf 0,5V.
Es vergehen weitere 60ns bis der LoSide-MOSFETs beginnt ab zu schalten (Vds, rot).
Der Abschaltvorgang selbst zieht sich über weitere 80ns hin.
Wohlgemerkt, die gate Spannung ist schon die Ganze Zeit auf Null,
kurzgeschlossen über den PMOS mit 100mR Kanalwiderstand.
Die Erklärung dieser Verzögerungen findet sich im gate-Abschaltstrom:
Während des gesamten Abschaltüberganges ist dieser konstant 0,8A (grün).
Dieser bescheidene Abschaltstrom erklärt die beobachtete Verlangsamung,
allerdings würde man bei einem aktiven 100mR Schalter eigentlich viel mehr erwarten:
Nimmt man das Miller-Plateau mit +3V an, müßten eigentlich 30A zusammenkommen.
Diese Diskrepanz erklärt sich aus dem MOSFET-internen gate-Bahnwiderstand,
der sich in diesem Fall zu 3..5R abschätzen läßt.
Er ist es, der selbst bei hartem gate-Kurzschluß auf moderate Abschaltzeiten begrenzt.
Um mal ein Vorstellung der Schaltverluste zu bekommen, hier eine ganz grobe Abschätzung:
Wenn Idrain=50A innerhalb 80ns bei 12V abschaltet, würden hierbei 50*12*80n/2=24uJ verheizt.
Bei 80kHz Schaltfrequenz demnach 24u*80k=2W Abschaltverlust / PowerMOSFET.
Das allein erfordert schon mal ein kleineres Kühlblech.
2. Ansteuerung mit IR2110
Diese bewährten Halbbrückentreiber haben typischerweise 6R Kanalwiderstand.
Der Abschaltstrom würde damit auf weniger als 0,4A fallen,
die Abschaltverluste dabei auf das Doppelte von 1. ansteigen, also vlt 2*5W.
Es wird klar, dass solche Treiber besser arbeiten mit HV-MOSFETs,
wo auch das MillerPlateau höher angesiedelt ist (typ 4..6V),
so daß gate-Ausräumströme von knapp 1 Amp möglich werden.
...mit der Lizenz zum Löten!