12.11.2010, 07:40 PM
Also diese Malerei von Schaltplänen ist (für mich) 1000-mal effektiver als die direkte VHDL-Eingabe:
Einfach Schaltplan malen (geht wie bei LTSpice), Anschlusspins zuordnen, brennen - fertig ist der Chip. Fast "rapid prototyping".
Den VHDL-Code, der aus dem Schaltbild erzeugt wird, ist "verständlich" und kann optimiert werden, falls überhaupt nötig.
Nachteil: der Schaltplan-Editor ist nicht besonders stabil. Ein Umlaut in einer Beschriftung und der ganze Plan ist für Xilinx nicht mehr lesbar. Naja.. da der Schaltplan in ASCII ist, kann man solche Defekte wieder reparieren. Und dann ab und an Abstürze. Nix, womit man nicht leben könnte.
Kurzum: absolut praxistauglich. So macht die Chip-Entwicklung richtig Spaß.
Einfach Schaltplan malen (geht wie bei LTSpice), Anschlusspins zuordnen, brennen - fertig ist der Chip. Fast "rapid prototyping".
Den VHDL-Code, der aus dem Schaltbild erzeugt wird, ist "verständlich" und kann optimiert werden, falls überhaupt nötig.
Nachteil: der Schaltplan-Editor ist nicht besonders stabil. Ein Umlaut in einer Beschriftung und der ganze Plan ist für Xilinx nicht mehr lesbar. Naja.. da der Schaltplan in ASCII ist, kann man solche Defekte wieder reparieren. Und dann ab und an Abstürze. Nix, womit man nicht leben könnte.
Kurzum: absolut praxistauglich. So macht die Chip-Entwicklung richtig Spaß.