04.11.2010, 04:52 PM
Der Jitter kommt durch den Phasenakku (also durchs DDS-Prinzip) und wird brutal deutlich bei meiner Rechteck-Ausgabe, wozu ich das oberste Bit (vom 32 Bit-Akku) ausgebe.
Wenn ich zum Beispiel 9,9 MHz bei 20 MHz Clock ausgeben will, dann sieht man es schön. Jeder zehnte Impuls ist angeditscht.
Es gibt allerdings Ideen, wie man diesen systembedingten Effekt reduzieren kann. Dazu wird zusätzlich zum Frequenz- ein Randomwert addiert und so der Phasenfehler "gestreut".
Wenn ich zum Beispiel 9,9 MHz bei 20 MHz Clock ausgeben will, dann sieht man es schön. Jeder zehnte Impuls ist angeditscht.
Es gibt allerdings Ideen, wie man diesen systembedingten Effekt reduzieren kann. Dazu wird zusätzlich zum Frequenz- ein Randomwert addiert und so der Phasenfehler "gestreut".