15.06.2009, 11:45 AM
wie wir eigentlich in gröberen Schritten samplen:
wenn der adc zb 20us max. rate kann, dann muss der ris-trigger eben von 0...20us verzögern können;
zb soll 500ns takt werden:
1. trigger 0 delay, 10 sampels mit 20us takt erfassen
2. trigg 500ns delay, 10 sampel....
3. ..1000ns delay...
..
39. 19,5us delay, 10 sam...
dann ergibt sich "tabelle" (nach umsortieren) mit 400 sampels bei 500ns clock
wenn der adc zb 20us max. rate kann, dann muss der ris-trigger eben von 0...20us verzögern können;
zb soll 500ns takt werden:
1. trigger 0 delay, 10 sampels mit 20us takt erfassen
2. trigg 500ns delay, 10 sampel....
3. ..1000ns delay...
..
39. 19,5us delay, 10 sam...
dann ergibt sich "tabelle" (nach umsortieren) mit 400 sampels bei 500ns clock
Don't worry about getting older. You're still gonna do dump stuff...only slower