11.11.2005, 08:39 PM
Was hast Du simuliert? Ich hab hier noch keine Schaltung mit CMOS-Verzögerungsgliedern gesehen. Hab ich da was übersehen?
Erst seit gestern kenn ich die erheblichen CMOS-Verzögerungszeitvarianzen. Es geht um über 400%. Nur die Bauteiltoleranzen eines Herstellers. Dazu kommt noch die Temperatur, besonders die Betriebsspannung (4.5 -> 5V bringt 50%) und die Außenbeschaltung.
Kein seriöser Hardwareentwickler (Computerbau, dort besonders dynamische Rams) bildet Delay-Lines aus Gattern, wenns um Präzision geht. Um reproduzierbare Delays hinzubekommen, gibt es extra Delay Lines zu kaufen.
Das sind keine Seitenhiebe, das sind Fakten. Um aber nicht nur rumzunörgeln, hab ich Euch auf die o.a. preisgünstige Alternative hingewiesen. Transen gibts übrigens mit unterschiedlichen Verzögerungen.
Erst seit gestern kenn ich die erheblichen CMOS-Verzögerungszeitvarianzen. Es geht um über 400%. Nur die Bauteiltoleranzen eines Herstellers. Dazu kommt noch die Temperatur, besonders die Betriebsspannung (4.5 -> 5V bringt 50%) und die Außenbeschaltung.
Kein seriöser Hardwareentwickler (Computerbau, dort besonders dynamische Rams) bildet Delay-Lines aus Gattern, wenns um Präzision geht. Um reproduzierbare Delays hinzubekommen, gibt es extra Delay Lines zu kaufen.
Das sind keine Seitenhiebe, das sind Fakten. Um aber nicht nur rumzunörgeln, hab ich Euch auf die o.a. preisgünstige Alternative hingewiesen. Transen gibts übrigens mit unterschiedlichen Verzögerungen.