[christianw.]

Ich habe ja ein "SainSmart DDS120" USB-Scope hier auf dem Tisch, wo "wir" gerade in den Innereien (Firmware/Software/Hardware) herumstochern.

Kurze Zusammenfassung hier:

http://www.360customs.de/2014/10/usb-osz...ech-bm102/

Die Diskussion über Hard-/Software auf eevblog:

http://www.eevblog.com/forum/testgear/sa...-bm102%29/

Der derzeitige Stand (Stromlaufplan) ist hier zu finden (3.6MB JPG):

https://dl.dropboxusercontent.com/u/5641..._1107a.jpg

Die Gainstage von Kanal A besteht aus Q1/Q2 sowie dem Multiplexer J9. An Q2 werden 3 verschiedene Verstärkungen (mit Hilfe des Multiplexers) generiert - mit 620R, 1K5 oder 3K6.

Mir erscheint die die "Konstruktion" doch etwas eigenartig.



Mit 620R ergibt sich eine Verstärkung von 0.6, mit 1K5 -> 1.46 und mit 3k6 ergibt sich 3.5.

Der Schaltungsteil inkl. Multiplexer sieht dann so aus:




Was soll das mit J3 (Umgehung der "Schutzschaltung")

[christianw.]

Aktualisierter Stromlaufplan:

https://dl.dropboxusercontent.com/u/5641..._0146p.jpg

[voltwide]

Der Ausgang J3X0 liefert Eingangssignal abgeschwächt um 6dB, dieser ist über die Klammerdioden geschützt.
J3X1 ist noch mal um den Faktor5 geteilt, vmtl für den höchsten Spannungsbereich (50V/div?). An dieser Stelle wären weitere Klammerdioden redundant.

[christianw.]

Achso, danke!

Anbei eine korrigierte Fassung der Konstruktion.



Dann ergibt das auch einen Sinn mit den Kommandos vom Controller.

Der ADC (AD9288) kann 1Vpp am Eingang (Fullscale).

Funktioniert dann wohl so:

Code:

0x22    0x08    0000 1000    1    50mV/div
-6dB Input
+10dB Gain (x3.5)
0x22    0x04    0000 0100    1    100mV/div
-6dB Input
+3.3dB Gain (x1.46)
0x22    0x00    0000 0000    1    200mV/div
-6dB Input
-4.4dB Gain (x0.6)
0x22    0x06    0000 0110    1    500mV/div
-20dB Input
+3.3dB Gain (x1.46)
0x22    0x02    0000 0010    1    1-5V/div
-20dB Input
-4.4dB Gain (x0.6)
0x23    0x20    0010 0000    2    50mV/div
-6dB Input
+10dB Gain (x3.5)
0x23    0x10    0000 1010    2    100mV/div
-6dB Input
+3.3dB Gain (x1.46)
0x23    0x00    0000 0000    2    200mV/div
-6dB Input
-4.4dB Gain (x0.6)
0x23    0x12    0000 1100    2    500mV/div
-20dB Input
+3.3dB Gain (x1.46)
0x23    0x02    0000 0010    2    1-5V/div
-20dB Input
-4.4dB Gain (x0.6)

Darin nicht berücksichtigt sind die Ron Widerstände des CD4052B, welche ja "nicht ohne" sind. (Und dazu noch abhängig von der Signalamplitude und Versorgungsspannung)

VDD ist 4V4 (direkt vom USB)
VEE ist -2V8 (gleich V- bei den OPVs)

Ausm Datenblatt kann ich dann wohl den Mittelwert der beiden eingerahmten Werte annehmen?



Ron vs Vampl "sollte" wohl hinreichend linear sein?



Ich habe noch nicht verstanden, wo auf dem Board die -2V8 generiert werden.

[christianw.]

Update:

https://dl.dropboxusercontent.com/u/5641..._0540p.jpg

Musste kurzzeitig den Chip entfernen.

Bezüglich der "Gainstage" habe ich mal mit dem Modell des verwandten AD8065 simuliert und die "mittleren" Ron des CD4052 eingesetzt. Sieht dann so aus:



Ron sind ja ebenfalls temperatur- und amplitudenabhängig. Bei kleinster Verstärkung ist der Einfluss somit am größten.

Angegeben ist das Gerät mit 20Mhz analoger Bandbreite.. wie man leicht sieht.

Eine Verbesserung brächte nur die Verkleinerung der Widerstandswerte. Das funktioniert vorne am Buffer, allerdings nachfolgend, aufgrund der großen Ron-Widerstandswerte nicht. Man müsste somit auch die CD4052 gegen etwas besseres tauschen. (Sowieso irgendwie ne Krücke in diesem Anwendungsfall) Mit R28/31 = 100R:



Ja, das Teil kostet "nur" 50€.

Habe ich nen Denkfehler?

Edit: V(n004) ist der Ausgang von Q1.

Das Modell für den AD8065 ist direkt vom Hersteller:

http://www.analog.com/en/high-speed-op-a...urces.html

[E_Tobi]

Oh...

wies ausschaut ist der OPV nicht richtig (gar nicht) kompensiert, um auf die Bandbreite zu kommen....das gibt Aliasing, wenn fsample wirklich irgendwo bei 40MHz liegt...

Edit: Was ist das für eine Eingangsschaltung vom ADC? Die Mitkopplung ist doch nicht real, da hast du irgendwas falsch, glaub ich - den Eingangswiderstand vom ADC vermutlich. Der wird nicht rein differentiell sein?

[christianw.]

Diese Schaltung habe ich so aus dem Layout gezeichnet und gemessen. Musste auch 3x gucken, finde ich eigenartig.

(Im großen Bild - Dropbox-Link - um J9 herum zu sehen)

Eingangswiderstand habe ich aus dem Datenblatt des ADC:

http://www.analog.com/static/imported-fi...AD9288.pdf

Seite 3.

Die Eingangsstufe ist auf Seite 12 gezeigt.

Der ADC wird (derzeit) maximal mit 24Mhz getaktet.

[E_Tobi]

Ja,

der Eingangswiderstand ist jeweils 12k||28k, aber bezogen auf GND - nicht differentiell.

Das ändert die Schaltung und die Mittkopplung verschwindet.

[christianw.]

Öhm, so?

[E_Tobi]

Jeder Eingang hat 2pF gegen GND, nicht differentiell.

Sonst, würde ich annehmen: Ja.

[christianw.]

Sieht schon ein bischen besser aus, die 100R Änderung brächte zumindest für die erste Stufe "Punkte". Der wahre Jakob ist das aber wohl noch nicht.

Ich hänge mal die .asc mit dran.

[voltwide]

ich halte es für geschickter, Analogschalter direkt am inv Eingang zu positionieren, weil damit die Spannungssausterungung, also auch die Verzerrungen, minimal werden.

Ansonsten gab/gibt es noch die 74HCxxxx Analogschalter für +-5V Betriebsspannung und etwa 1/10 des on-Widerstandes im Vergleich zu HEFxxxx und dergleichen.

[christianw.]

Zitat:Original geschrieben von voltwide

ich halte es für geschickter, Analogschalter direkt am inv Eingang zu positionieren, weil damit die Spannungssausterungung, also auch die Verzerrungen, minimal werden.

Kannst du das anhand der gezeigten Schaltung näher erklären - ich verstehe es gerade nicht. Danke.

In dem Scope lässt sich die Position allerdings nicht ändern.

Zitat:Original geschrieben von voltwide
Ansonsten gab/gibt es noch die 74HCxxxx Analogschalter für +-5V Betriebsspannung und etwa 1/10 des on-Widerstandes im Vergleich zu HEFxxxx und dergleichen.

Die hatte ich mir angesehen, wäre zumindest ein Fortschritt um die Temperatur- und Aussteuerungsabhängigkeit zu reduzieren. (Verstehe sowieso nicht, warum da CMOS drin steckt)

[E_Tobi]

Zitat:Original geschrieben von christianw.
Der ADC wird (derzeit) maximal mit 24Mhz getaktet.

Das gibt Aliasing...da würde ich zumindest mal versuchen passende Cs als Filter einzusetzen, sonst sieht man ja nur noch Müll, ab ~10MHz...während vorgegaukelt wird das Scope ginge so weit...

[voltwide]

Zitat:Original geschrieben von christianw.

Zitat:Original geschrieben von voltwide

ich halte es für geschickter, Analogschalter direkt am inv Eingang zu positionieren, weil damit die Spannungssausterungung, also auch die Verzerrungen, minimal werden.

Kannst du das anhand der gezeigten Schaltung näher erklären - ich verstehe es gerade nicht. Danke.

In dem Scope lässt sich die Position allerdings nicht ändern.

Ron1 hängt am Ausgang des OP, wird also mit dem vollen Spannungshub ausgesteuert. Wenn Du die Reihenfolge tauscht mit dem zu schaltenden Gk-Widerstand, ist der Schalter am inv Eingang, d.h. Spannungssaussteuerungfür den Schalter nahe null. So hat man das früher (kurz nach dem Kriege) jedenfalls immer gemacht.
Das bedeutet natürlich eine Layout-Änderung.

Warum die die ollen CMOS-Muxer einsetzen - tja, wahrscheinlich sind die um 0,5cent billiger als die 74hc-pendants.

[christianw.]

Ah, jetzt ja.

[christianw.]

Neues von der "Front", das Teil läuft rudimentär unter Linux mit gefühlten 50+fps "realtime" und modfiziertem Code von OpenHantek.

(Und das auch in Xubuntu VMWare unter Windows7)

Die Originalsoftware bringt ca. 5-10fps mit Delay,