[Rumgucker]

Wow.

Geile Regelung, geile PWM.

;up

[woody]

Nochmal für die Anderen: wir sehen einen Strom, den ich über eine PWM und eine 1,4mH-Drossel in die Primärseite eines sekundär kurzgeschlossenen Trafos einpräge. Ziel ist 50Hz Sinus.

Es waren so ca. 1Aeff.

EDIT: Trotz Lochraster und Steckbrett habe ich noch keinen FET gehimmelt

[woody]

Jetzt zum eigentlichen:

Ich will über einen Input-Capture-Interrupt Netzsynchron werden. Dazu muss ich den "richtigen" Nulldurchgang herausfischen.

Klassisch würde man da einen Bandpass und eine PLL verwenden. Das ist mir zu komplex...

Ideen? Einfach mit 2 Komparatoren (einer erkennt pos. Halbwelle, einer Nulldurchgang) und NAND-Gatter?

[voltwide]

Einfacher Komparator, Vergleichseingang auf N
Meßeingang über mehrere MOhm auf L
Wenn L >0 dann Ausgang = 1
Also pos Ausgangsflanke = Beginn der pos HW

[Rumgucker]

Ja.... normalerweise reicht das, Volti.

Aber wenn Spikes auf dem Netzsignal sind, dann gibts mehrere Durchgänge.

Wenn die stören, dann muss tatsächlich eine PLL ran. Die gibts allerdings auch in digitaler Version und kann in 'C' gemacht werden.

[woody]

Also momentan habe ich alle 312,5us einen Regelinterrupt, da gehen 140us für den AD-Wandler drauf, der Rest ist pillepalle.

Rechenzeit wäre also noch übrig...

[Rumgucker]

Die genaue Phasenlage des Nulldurchgangs sollte eigentlich nicht so wichtig sein. Letztlich willst Du nur phasenstarr auf die Netzfrequenz einrasten. Seh ich das richtig?

[woody]

Die Verdrahtung muss erstmal so sein, dass sowohl Trafo_prim, Trafo_sec, und "Spannungsteiler" alle auf 0° liegen.

Den Strom will ich dazu um 180° verschoben haben. Sprich an dem Nulldurchgang, bei dem die Netzspannung negativ wird, fange ich an zu regeln.

Der Ablauf sähe irgendwie so aus

• Controller startet
  
• PWM auf 50:50
  
• Brücke anschalten (z.B. mit Relais die Treiberversorgung zuschalten)
  
• Über Relais Trafo ans Netz schalten (ich muss mal simulieren, was da genau passiert, wenn die PWM einfach bei 50:50 bleibt)
  
• Rückspeisung erhält Freigabe (UART?)
  
• Warten bis Nulldurchgang detektiert
  
• Regelinterrupt starten
  

---

Eine Möglichkeit saubere Nulldurchgänge zu rekonstruieren ginge evt. mit einem 4-fach OP:



Ich teile das Netzsignal in zwei Pfade auf - im einen wird mit einer steilen Bandsperre der 50Hz Anzeil gefiltert, der andere Pfad wird invertiert. Alles zusammen wird dann addiert.

Dahinter dann noch ein Schmitttrigger für "Nulldurchgang", ein Kompoarator für "positive Halbwelle" und ein NAND

Gigantomaischer Aufwand - unschön

---

http://www.atmel.com/images/doc2508.pdf Atmel hat eine Appnote dazu - so mache ich das ganz sicher nicht

[Rumgucker]

Zitat:Original geschrieben von woody
http://www.atmel.com/images/doc2508.pdf Atmel hat eine Appnote dazu - so mache ich das ganz sicher nicht

So hatte Volti das ja gemeint...

[Rumgucker]

Zitat:Original geschrieben von woody
Gigantomaischer Aufwand - unschön

Prinzipiell könntest Du alle Filterfunktionen auch digital nachbilden. Das Problem ist dabei nur, dass Dein AD-Wandler ja schon beschäftigt ist.

Also musst Du mit dem internen Komparator ausreichen.

Deswegen fragte ich, ob es phasengenau sein muss oder einfach phasenstarr genügt. IMHO genügt phasenstarr, weil sich Deine Regelschleife die genaue Phasenlage selbst korrigiert.

Eine digitale PLL müsste also so gestaltet werden:

Du müsstest das Eingangs-Komparatorsignal und den Endanschlag eines Up-Down-Counters per XOR vergleichen. Je nach Ungleichheitssignal müssen Up- und Down-Endanschläge verschoben werden. Der Counter wirkt also als Integrator, der Spikes ausfiltert. Und Dein XOR als Phasenvergleicher.

Nach der PLL-Rastung erhälst Du einen zur Eingangsfrequenz passend einjustierten Up-Down-Counter.

[woody]

Was, wenn der Komparator aber falsch auslöst?

Ich bin heute Morgen irgendwie noch nicht ganz eingeschwungen auf digitales

[Rumgucker]

Das ist bei einer PLL eher die Regel als die Ausnahme!

[Rumgucker]

Eine digitale PLL funktioniert genauso wie eine normale PLL.

In einem XOR-Vergleicher wird das (vom Eingangskomparator stammende) EIngangs-Signal mit dem Ausgang eines tiefpassgesteuerten Oszilaators verglichen. Dieser tiefpassgesteuerte Osziilator ist in digitaler Darstellung nichts weiter als ein Up-Down-Zähler, der von dem XOR beeinflusst wird.

Fertig ist die digitale PLL.

[Rumgucker]

..Text nachgebessert....

[woody]

Zitat:Original geschrieben von Rumgucker
..Text nachgebessert....

Mit Erfolg?

Zitat:Original geschrieben von Rumgucker
[...] Oszilaators [...] Osziilator [...]

Ja ich habs geschnallt

[Rumgucker]

Ein "Oszilaator" ist die holländische Grundschaltung eines deutschen Osziilators. Kennst Du die etwa nicht? Ich kann auf diese Provinzialität schließlich nicht immer Rücksicht nehmen...

[woody]

So ist das also

Nun mal überlegen. Da ich gerade mit mega128 arbeite habe ich noch 2 Timer frei. Beide können "Phase Correct PWM Mode" also von allein hoch und runter zählen. Den oberen Anschlag (und damit die Frequenz) kann man per Register einstellen. Einen Overflow bekomme ich, wenn der Timer am unteren Anschlag ist.

[E_Tobi]

Wieso nicht "Gesampelte momentane Netzspannung * k = Stromsollwert"?
(Edit: Damit die Samples sauber bleiben könnte man sich ja mit schönen digitale Filtern helfen, falls da ein Problem entsteht)

[woody]

Damit der AD sauber läuft, darf er mit max. 100kHz takten (dann 13 Takte pro Wandlung). Momentan brauche ich für eine Wandlung 140us. 2 Stück wären 280. Das ist schon recht viel (gegen später will ich evt. auch noch ein paar andere Spannungen messen) - daher meine Idee.

Anderweitig hätte man mit der "direkten"-Methode auch den 180°-PFC-Effekt, den ich mit dem Periodenregler nicht habe.

Ich werde das aber mal noch probieren.

[woody]

So habs probiert.


Trafo genommen, Poti (unten->masse/tafo1, mitte->kondensator, oben->trafo2) dran und dann per Kondensator auf einen hochohmigen Spannungsteiler gegeben um +2,5V zu bekommen. Auf zweiten ADC-Kanal gegeben.

P-Regler.

Läuft, aber Sinus wird nicht schön. Irgendwas sättigt, obwohl das nicht sein kann.

Die Abschaltprozedur sah bisher vor einfach die Gatetreiberversorgung auszustecken. Dabei bin ich dann an den Spannungseinsteller vom Labornetzteil gekommen hab ein bisschen aufgedreht und mit so vermutlich geschwind die Fets gekillt

Ich muss mir ne schönere Platine machen...