[christianw.]

Ich stehe gerade auf dem Schlauch, vielleicht hat jemand einen Gedankenimpuls.

Aufgabenstellung:

Erkennung von Unterspannung einzelner Zellen in einem Mehrzellenakkupack (Lipo)

Grundgedanke:

Ich habe ein Mehrzellenakkupack bestehend aus Lipozellen (3.7V). Jetzt würde ich gern eine Unterspannung <=3V0 pro Einzelzelle detektieren und weiterverarbeiten.

Wenn ich eine Zelle habe, wäre meine Idee, einen Komparator + TL431 + Spannungsteiler herzunehmen. Bei <=3V0 geht der Ausgang auf "High". Soweit, so gut. Wie mache ich das dann aber bei mehreren Zellen? Einfach einen Spannungsteiler an den nächsten Zwischenpunkten funktioniert ja nicht, da ich nur jeweils die Spannung einer Zelle betrachten möchte.

Die Ausgänge der Komparatoren würde/will ich dann auf ein OR schalten um die Last zu trennen.

[voltwide]

Du könntest mit jeder Zelle eine eigenen Referenzspannung speisen, z.B TL431.
Diese Refspg sind dann entsprechend "aufgestockt"
Ein Vierfach Comparator vergleicht jede Zellenspg mit ihrer eigenen RefSpg
Alle 4 KompAusgänge verodern
fertig

[voltwide]

Es gibt auch Mikropower RefDioden, die nicht soviel verbrauchen wie der TL431, z.B. LM4040

[christianw.]

Hmm.

Ich hatte als Inspiration Bilder wie diese im Auge.





Mit nem Mikrocontroller ist das alles kein Problem, aber mich interessiert eine diskrete Lösung.

Das mit der Aufstockung verstehe ich gerade nicht. Als Betriebsspannung bzw. Systemspannung wollte ich was zwischen 3V3 und 5V0 nehmen. Soweit ich weiss, kann man an "Beyond the rails input" Komparatoren/Opamps auch nicht viel mehr als die Systemspannung anlegen. ..

Nimmt man nun Einzel-Komparatoren mit intr. VRef muss man für höhere Zellen im Package den Ausgang wieder über nen Spannungsteiler herausführen?

[voltwide]

Du könntest auch Reset-Geber-Bausteine für 3V0 einsetzen.
Die sind meist recht sparsam.

[christianw.]

?!

Hmm.. befriedigt mich nicht.

Ich kann doch nicht für z.B. 6 Zellen 6 Vref Ics verbraten.

[E_Tobi]

Jede Zelle hat eine eigene Intelligenz mit lade / entlademechanismus. Galvanisch getrennt. Das ist das System das ich kenne.

[christianw.]

Um Lade/Entlademechanismus gehts mir garnicht.

In China gibts sowas für 6 Zellen mit Mikroprozessor als Anzeige für 1.-?

[voltwide]

Zitat:Original geschrieben von christianw.

?!

Hmm.. befriedigt mich nicht.

Ich kann doch nicht für z.B. 6 Zellen 6 Vref Ics verbraten.

Ich könnte das

[voltwide]

Eine analog diskrete Lösung kannst Du kaum mit nem Mikrokontroller vergleichen.
Du mußt 6 Spannungsdifferenzen bilden und jede davon vergleichen.
Und dann soll das Ganze wenig Strom verbrauchen.
Vlt wärst Du da mit nem kleinen Atmel besser bedient.

[christianw.]

Ja, wahrscheinlich. Aber ich hab da gerade ne Itze.

[christianw.]

So.



Für 6 Zellen bräuchte ich also 6 Komparatoren und 5 OPV. Die Systemspannung ist dann die Packspannung. Das OR wird sich freuen.

[voltwide]

nee, so geht es genau nicht - der abgestufte RefTeiler ist ein Denkfehler.
Ist die Itze vlt ne Ische?

[voltwide]

Und ansonsten: Der Komparator muß aus der vollen Betriebsspg versorgt werden, damit der Eingangsgleichtaktbereich funktioniert.

trotzdem kannst Du alle Ausgänge verodern und mit einem pull-up gegen 3V3 an den Logikpegel anpassen.

[christianw.]

? Wieso das?

Für die 2 Zelle gilt:

3V0 + Zelle2 verglichen mit 6V.

Bei 3V0 + 3V0 == 6V -> Schaltpunkt.
Bei 3V0 + 4V2 == 7V2 -> alles i.o.

Mit R3 = R4 = R5 = R6 = R7 = R8. Die Komparatoren werden doch hochohmig genug am Eingang sein, so dass für den Spannungsteiler "unbelastet" gilt?
Edit:
Ja, Komparator + OPV muss auf volles Potential.

Edit2:

Die Ausgänge der Komparatoren liefern doch 0 und +UB, ist das nicht ein bischen viel für nen OR? (TTL/CMOS)

Da müsste doch jeweils noch ein FET zwischen Ausgang und Pull-Up.

[voltwide]

Wenn die unterste Zelle 3V7 und die zweite Zelle 3V0 hat - geht es in die Hose.
Ansonstenie KompEingangsströme sind i.A. vernachlässigbar gering

[voltwide]

Zitat:Original geschrieben von christianw.

? Wieso das?

Für die 2 Zelle gilt:

3V0 + Zelle2 verglichen mit 6V.

Bei 3V0 + 3V0 == 6V -> Schaltpunkt.
Bei 3V0 + 4V2 == 7V2 -> alles i.o.

Mit R3 = R4 = R5 = R6 = R7 = R8. Die Komparatoren werden doch hochohmig genug am Eingang sein, so dass für den Spannungsteiler "unbelastet" gilt?
Edit:
Ja, Komparator + OPV muss auf volles Potential.

Edit2:

Die Ausgänge der Komparatoren liefern doch 0 und +UB, ist das nicht ein bischen viel für nen OR? (TTL/CMOS)

Da müsste doch jeweils noch ein FET zwischen Ausgang und Pull-Up.

Die KompAusgänge beim LM339 sind open collector, mit dem gemeinsamen pullup ersparst Du das Oder-Gatter und kannst den Ausgangspegel festlegen über die an den pullup-Widerstand angelegte Spannung

[christianw.]

Zitat:Original geschrieben von voltwide

Wenn die unterste Zelle 3V7 und die zweite Zelle 3V0 hat - geht es in die Hose.
Ansonstenie KompEingangsströme sind i.A. vernachlässigbar gering

Ich seh das Problem gerade nicht, tut mir leid. Die sind doch beide unabhängig.

CELL1P != CELL2P

[voltwide]

Zell2P wird verglichen mit 6V, bezogen auf Null.
Wenn die erste Zelle 3V7 lierfert, und die 2 liefert 3V0, dann sieht der Komparator insgesamt 6V7, meint also, dass Zelle 2 ok sei.
Was nicht der Fall ist.

[christianw.]

Ja, stimmt.