[voltwide]

Hier kommen wir eben auch schon in die Bereiche, wo die Simulation unglaubwürdig wird. Die Stromspitzen von mehreren 100A jedenfalls deuten in diese Richtung.
Was ist davon zu halten?
Du mußt mal die Breite einer solchen Strom-Spitze bestimmen.
Die Fläche unter dieser Spitze wäre dann das Stromintegral, also die verschobene Ladung.
Der hierbei herauskommende Wert (in nC) liegt vermutlich ind der Größenordnung der beteiligten gate-Ladungen.
In diesem Fall ist das eher blinder Alarm und die Totzeit ist schon ok.
Erst bei wesentlich höheren Werten sollte man die Totzeit vergrößern.
Auch wäre die Strom-Anstiegsgeschwindigkeit interessant.
Werte von mehreren kA/us kommen nur in der Theorie zustande,
d.h. ohne irgendwelche verlangsamenden Verdrahtungsinduktivitäten. Mit realen Induktivitäten wird der Stromanstieg verlangsamt und es kommen wesentlich kleinere Spitzenstromwerte zustande.

[woody]

Zitat:Original geschrieben von Basstler

Könnten auch die Umlade Peaks sein (hat Voltwide irgenwo schonmal gezeigt) ...
Testweise mal die Dt weiter aufdrehen, das was nicht weg geht, bleiben dann die Ausgangskapazitäten der Fets.

Ansich natürlich immer so kurz wie möglich, siehste deutlich in der THD Analyse

habe die DT in beide Richtungen verändert -> wurde immer schlechter.

[woody]

da hat sich gerade viel überschnitten, da ich noch am Editieren von #179 war. Da sieht alles schon etwas besser aus, insbesondere, was die Stromspitzen angeht, diese haben nun eine definierte Breite...

[red]Also bitte nochmal #179 anschauen[/red]

[woody]

Zitat:Original geschrieben von voltwide

Du mußt mal die Breite einer solchen Strom-Spitze bestimmen.
Die Fläche unter dieser Spitze wäre dann das Stromintegral, also die verschobene Ladung.
Der hierbei herauskommende Wert (in nC) liegt vermutlich ind der Größenordnung der beteiligten gate-Ladungen.

aus der Schaltung in #179 ergibt sich:


das sind 47ns, Die Kurve als Dreieck Approximiert würde 0,5*47e-9*190=4,47e-6 C ergeben.


Das hat damit dann nicht mehr viel zu tun:

[Basstler]

drück mal Strg / Ctrl (halten) und klick auf den Kurvennamen oben, dan integriert dir das LTSpice ....

[Basstler]

Achso, wie Voltwide schon anmerkte, da fehlen jegliche parasitäre Ls ... bau mal paar nH (5-10) um die Fets (auch am Gate), dann wird es "realer" - und hässlicher

[woody]

geht nicht, weil ich ja eine Quelle mit .step habe - ich ändere das mal

[woody]

Zitat:Original geschrieben von Basstler

drück mal Strg / Ctrl (halten) und klick auf den Kurvennamen oben, dan integriert dir das LTSpice ....

da kommt im Leben kein Integral raus... aber ich habe mich leicht verrechnet, da sind ja noch die 10A die fließen drin, also müssten es 0,5*47e-9*180 = 4,2e-6 C sein

[Basstler]

Naja, den Flächeninhalt rechnet er schon aus

Fall die Steilheit gesucht wird, Mauszeiger (klicken) ziehen - zeigt dann zB. A/s

[woody]

das bisschen Kann ich auch noch in meinen Taschenrechner tippen

[woody]

Wieder mit IRFP4227

---

die Schaltung

---

global betrachtet
von Oben nach Unten:
Drainstrom eines High-Side FET,
Treiberstrom (VOB) eines SI8244,
Strom durch eine der Bootstrapdioden,
Strom am Ausgang,
Eingangsspannung.

---

lokal betrachtet
von Oben nach Unten:
Treiberstrom (VOB) eines SI8244,
Strom durch eine Gate-Diode,
Drainstrom High-Side & Lów-Side FET
Gatespannung Lowside,
Gatespannung Highside.



https://stromrichter.org/d-amp/content/i...dfa_v4.zip

[Basstler]

Klingel, Klingel

Sind zwar unbedämpft (fehlen genau genommen noch Kapazitäten), aber sieht schon "echter" aus, die Peaks sind in der Amplitude auch friedlicher ...

[woody]

Zitat:Original geschrieben von Basstler

Klingel, Klingel

Sind zwar unbedämpft (fehlen genau genommen noch Kapazitäten), aber sieht schon "echter" aus, die Peaks sind in der Amplitude auch friedlicher ...

war mir schon klar, dass die Realität in diese Richtung tendiert, aber wie es dann wirklich aussieht, weiß ich eben erst, wenn ich einen Aubau vorliegen habe - und dahin will ich kommen

[Basstler]

Die Fets machen beim Abschalten schon merkwürdige Dinge, die Gatespannung eiert um den Threshold, das gibt Radiostörungen und lahme Simulationen.

Zumindest sollte man es mal gesehen haben ... 5 nH sind halt schnell da, aber in der Simu würde ich die zumindest am Gate auf Dauer weglassen

[Basstler]

Zitat:Original geschrieben von woody
war mir schon klar, dass die Realität in diese Richtung tendiert, aber wie es dann wirklich aussieht, weiß ich eben erst, wenn ich einen Aubau vorliegen habe - und dahin will ich kommen

Jepp, daher versuch beim Aufbau die Parasiten klein zu halten - alles so klein wie möglich aufbauen, jedes nH mehr zieht die Resonanzen in "warscheinlichere" Bereiche.

[woody]

Siehe

Zitat:Original geschrieben von woody
Layout oben, Draufsicht
Layout unten, Durchsicht

ist aber nicht mehr ganz aktuell...

am besten einfach mal ausdrucken, dann sieht man am besten die richtigen Größen.

[Basstler]

Naja, wird spannend ... ist halt THT, hab auch so angefangen.
Mit SMD komt man dichter ran, wenn die Leiterkarte nicht zur Kühlung aufliegen muss, kann man durch beidseitige Bestückung das Ganze effektiv zusammen rücken.

Wenn in der Realität zuviel geklingel am Gate nervt, kann man noch mit paar 10pF direkt am Fet Gate-Source beruhigen, nen Snubber halt.

Packe auch in direkter nähe der Fets hin zur Spannungsversorgung paar 100nF Folie/Keramik hin (+ -> D;S -> -), so wie es jetzt ist, ist der Weg zu den nächsten "Speichern" ( Cs) paar nH zu weit weg, die Spannungsspitzen werden zwar per Avalanche durch die Fets gekappt, aber auch in Wärme verwandelt, muss ja nicht.

Also zumindest im Layout dort etwas vorsehen, falls man es nicht braucht ok, aber falls

Edith:

Besser ?

[woody]

naja aber mit SMD ist es ja beinahe kein Bastlerprojekt mehr - und das soll es aber ganz ausdrücklich sein. (die ICs sind natürlich eine Ausnahme )

[woody]

Zitat:Original geschrieben von Basstler

Packe auch in direkter nähe der Fets zur Versorgung paar 100nF Folie/Keramik hin (+ -> D;S -> -), so ist der Weg zu den nächsten Speichern paar nH zu weit weg, die Spannungsspitzen werden zwar per Avalanche durch die Fets gekappt, aber auch in Wärme verwandelt, muss ja nicht.

dein Satzbau lässt mich rätseln

Zitat:Original geschrieben von Basstler
Wenn in der Realität zuviel geklingel am Gate nervt, kann man noch mit paar 10pF direkt am Fet Gate-Source beruhigen, nen Snubber halt.

ich hätte eine 30V Z-Diode genommen, die hat auch ein paar pF und begrenzt mir im Notfall auch die Gatespannung.

[voltwide]

Zitat:Original geschrieben von woody

Zitat:Original geschrieben von Basstler

Packe auch in direkter nähe der Fets zur Versorgung paar 100nF Folie/Keramik hin (+ -> D;S -> -), so ist der Weg zu den nächsten Speichern paar nH zu weit weg, die Spannungsspitzen werden zwar per Avalanche durch die Fets gekappt, aber auch in Wärme verwandelt, muss ja nicht.

dein Satzbau lässt mich rätseln

Zitat:Original geschrieben von Basstler

ich hätte eine 30V Z-Diode genommen, die hat auch ein paar pF und begrenzt mir im Notfall auch die Gatespannung.

Ja, ist eben echter DIY-Satzbau, nix gekauftes von der Stange