[alfsch]

so:
zum thema back- oder body-diode:
die ist ja offenbar ein problem -- so irgendwie -- bei d-amps
zuerst mal: was ist nu so ein mosfet


aha, ein haufen kleiner mosfet
und wo liegt das body - problem?
ein blick in die interne struktur gibt aufschluss:

[alfsch]

eingezeichnet:
blau: strom durch den p-n übergang = "back-diode" strom
grün: der elektronen-strom d-s durch den fet, den wir ja wollen
rot: (ganz dumm) stom durch den "passiven" transistor...normalerweise völlig inaktiv, da b+e verbunden sind, bei hohen, schnellen spannungs--änderungen am fet können aber so grosse ladungsverschiebungen im chip auftreten, dass dieser "back-transistor" aktiv wird; das kommt dann noch wesentlich übler, als die back-diode, da dieser nebeneffekt auch noch stromverstärkung hat

gibt dann richtig saftigen strom durch den fet, obwohl der vom gate her gesehen "aus" ist....fatal...wenns auftritt (bumm und wech..)

[alfsch]

nun zur frage, wann "stört" die back-diode bei einem d-amp oder was kann man aus den datenblatt Trr und Qrr denn folgern?
einige facts:
-die diode geht über die gesamte chip-fläche, kann daher etwa den gleichen strom verkraften, wie der fet selbst in vorwärts-richtung
-die diode ist extrem schnell ---im einschalten
-die grosse fläche ergibt aber auch ein grosses volumen im chip, wo erstmal ladungsträger gespeichert sein können
-je höher die sperrspannung des fet, desto grösser muss (logisch) der abstand von d nach s sein, damit wird das "speicher-volumen" grösser
-zum abschalten der diode muss der "speicher-bereich" von ladungsträgern geleert werden, dh, es muss ein stromfluss auftreten, der den sperrbereich (die n- epi schicht im bild) freiräumt

sooo: stellen wir uns mal vor, die diode bekommt einen kräftigen strom vorwärts rein: sie hat dann rund 1v spannung, die sperrzone ist voll ladungsträgern; nu kehren wir (d-amp schaltet um...) die spannung an der diode um: es kommt immer noch strom durch die diode!
jetzt kommts: Qrr sagt uns, wie gross die ladungsmenge ist, die jetzt erstmal raus muss, bis das ding sperren kann. zum einfachen vorstellen: (irf640n) Qrr rund 1uC , das entspricht bei 1v spg. einem kondensator mit 1 uF ! schaltet also zb der obere fet bei +100v ein, die diode des unteren war on, = -1v, "sieht" der obere fet erstmal einen kondensator mit 1uF bei 101v spannung !!! daß sowas einen gewaltigen energie-stoss ergibt, wenn der obere fet nun -zack- einschaltet, sollte jetzt klar sein...
ebenso wird klarer: je mehr Qrr "drin" sind, desto katastophaler die umschaltung wird...und je schneller der obere fet einschaltet, desto höher der strom-peak durch beide...bis zur zerstörung...

[alfsch]

die Trr ist dann noch ein hinweis , wie schnell die ladung der body-diode abgebaut werden kann (ohne den chip zu zerstören)
zum vergleich: beim PHP18nq11 , trr 55ns, Qrr 135 nC
entspricht also einem 135nF kondensator, der in rund 55ns entladen werden darf; das ergibt schon deutlich geringere shoots durch die fets

nun die interessante frage: wie kann der shoot vermieden bzw zumindest deutlich reduziert werden?
- fet mit entsprechend günstgen daten nehmen geht leider nicht immer
- diode nie einschalten lassen : externe zusatz diode (bzw dioden) verwenden
- keine deadtime : diode macht keinen shoot mehr, dafür bekommen wir jetzt nen shoot fet-fet, als das "teufel mit beelzebub ausgetrieben"-spiel , was bei "miesen" back-dioden aber u.u. immer noch die bessere lösung sein kann
- magnetischen snubber rein , reduziert den shoot erheblich

[alfsch]

hier aus dem db des mosfet
http://www.nxp.com/documents/data_sheet/PHP18NQ11T.pdf
die internen kapazitäten:



betrachtet man die reale änderung der internen kapazitäten, zb Cgs (etwa = Coss im bild) von 50pf bis zu 800pf (1) -je nach spannung am fet- , so ist klar: die resonanz dieser kapazitäten mit den induktiven anteilen der schaltung werden über einen recht weiten bereich frequenz-moduliert...
die c-änderungen sind noch dazu bei jedem mosfet individuell, abhängig von art und aufbau der inneren struktur, somit kann auch unser gutes SWCAD das wohl nie wirklich voll erfassen bzw simulieren (oder sollten wir mal ein "korrektes" modell für mosfet erstellen ? )

[voltwide]

Hallo Alfsch
Inzwischen hat ich mal im SCAD-Doc file geschmökert, da werden u.a. auch die MOSFET-Parameter von DMOS-Typen erläutert. Die Spannungsabhängigkeit der Kapazitäten wird auch modelliert mit einer hyperbolischen Funktion.
Immerhin. Vielleicht kommt man ja der Wahrheit schon ziemlich nahe,
wenn man extern gate-, source-, und drain-Serieninduktivitäten einfügt wie choco es vorschlägt.

Zur Beschreibung der Sperrverzugsladung noch einige Anmerkungen:
Wenn die intrinsische Diode 1uC gespeichert hat, wird durch den zwangs-kommutierenden Transistor ein Stromstoß von 1uC fließen, egal ob gegen 10V oder 100V kommutiert wird. Wenn Du einen auf 101V aufgeladenen 1uF-Kondensator nach 0V lädst, sind es dagegen 101uC.
Einer von uns beiden macht da einen Denkfehler

[alfsch]

Denkfehler ... pfft ... den gibts immer gratis dazu

aber (war das so unklar beschrieben? ) der "pseudo-kondensator" , den die diode im "geladenen" zustand darstellt, hat etwa 1v ( nicht 101v), nur: der andere fet, zb 100v "entfernt" , muss erstmal den vollen strom aufbringen, um die ladung aus dem "pseudo-kondensator" raus zu bekommen, er hat also gewaltig verlustleistung (derweil an der diode = pseudo-kondensator immwer noch rund 1V herrschen)
zb bei einer ges. betriebs-spg von 100v : liegt an der diode (=pseudo-kondensator) rund 1v , am entladenden fet 99V , wenn der also mit 10A loslegt, hats kurzzeitig entsprechend verluste...
oder seh ich da was falsch?

+
ja, bzgl der mosfet modelle: es gibt da mindestens 7 verschiedene modell-grund-typen, die jeweils (mir nicht geläufige) irgendwelche vor-und nach-teile zu haben scheinen, einen für v-mos ...
aus der hilfe:
NMOS, NMOS3, PMOS, PMOS3
There are two fundamentally different types of MOSFETS in LTspice, monolithic MOSFETs and a new vertical double diffused power MOSFET model

[voltwide]

Man kann es auch so sehen: Wenn der 1uf-cap von 101V umgeladen ist auf 100V, wäre die Umladung beendet. D.h. im darauf folgenden Vds- Übergang 100V -> 0V fließt kein Verschiebestrom mehr, der 1u ist jetzt abgetrennt. Der Ansatz, die Sperrverzögerungsladung durch einen Kondensator zu ersetzen um zu einer vereinfachten Betrachtung zu kommen haut so nicht hin.
Zum einen ist nicht gesagt, dass die Sperrverzögerungsladung tatsächlich vollständig ausgeräumt ist in dem Moment wo die Diodenspannung auf 0V angelangt ist. Und ein äquivalenter Kondensator hätte 10nF und nicht 1u, entsprechend einer Ladung von 1uC bei 100V

[ChocoHolic]

Ich denke für unsere Anwendung würde es reichen, die Sperrverzugsladung als
Kurzschluss über der Diode zu simulieren.
Und erst wenn die Sperrverzugsladung geflossen ist, oder die Diode eine Mindestzeit stromfrei war, dann die hyperbolische Funktion anzusetzen.

Das würde den Oszillogrammen beim Ausräumen entsprechen.
Während die Sperrverzugsladung ausgeräumt wird, bleibt die Spannung über Diode praktisch Null. Erst wenn der negative Ausräumstrom abreisst, steigt die Diodenspg an.

Hässlich ist das die Sperrverzugsladung sehr stark temperaturabhängig ist (nimmt mit steigender Temperatur zu, oft eine Verdoppelung zwischen 25C und 100C).
Zudem steigt sie ebenfalls an je schneller man sie ausräumen will.
D.h. je gewalstamer der gegenüberliegende MosFet mit Killer-di/dts hantiert, desto unwirtschaftlicher wird es. Deshalb sind induktive di/dt-Limiter während harter Schaltvorgänge sogar verlustreduzierend.

[voltwide]

Ja, das sehe ich auch so. Die Simulation des Sperrverzugs in Abhängigkeit von Tc und dI/dt ist wohl eine recht komplexe Angelegenheit. Ich könnte mir vorstellen, dass das Diodenmodell so etwas vielleicht hergibt?!

http://www.fairchildsemi.com/an/AN/AN-7532.pdf
http://www.fairchildsemi.com/an/AN/AN-7506.pdf
http://www.infineon.com/dgdl/an_psm3e.pd..._psm3e.pdf