[Rumgucker]

Bingo. Kiste läuft einwandfrei. LEDs blinken wie bei Sunny.

...aber Register (144) sind echt etwas knapp. 16% hab ich schon mit so nem Frequenzteiler belegt.

[Hans Dorn]

Könnte sich gerade so ausgehen. Wie willst Du denn die Wellenformen in's RAM laden, Parallelport?

Habe selber schon mit FPGAs gespielt und könnte evtl. ein bisschen mitmischen

Gruß Hans

[Rumgucker]

Ich bin ja noch ganz unschlüssig, ob ich das Board wirklich in einem schnöden Funktionsgenerator versenken möchte. Es ist ne Option, klar. Aber vielleicht etwas mit Kanonen auf Spatzen geschossen.

Aber irgendwas anstellen wollen wir mit den Dingern schon!

[Hans Dorn]

Grmbl. Die Parallelport-Pins sind nur sehr spärlich mit dem CPLD verbunden,
es sind nur die Programmierpins angeklemmt.

Das hindert einen effektiv daran, den Parallelport am laufenden CPLD zu nutzen.

[Rumgucker]

Das RAM hat 55ns Zugriffszeit. So kann man bestenfalls 10 MHz hinkriegen, selbst wenn der CPLD keinerlei Zeit konsumieren sollte.

NOCH haut mich die CPLD-Kiste nicht um. Wirklich nicht.

[alfsch]

das Pollin board is halt zum etwas rumspielen...mehr nicht.

dafür hättste auch ein etwas leistungsfähigeres teil bekommen:
http://www.knjn.com/ShopBoards_RS232.html
mit
http://www.altera.com/literature/ds/acex.pdf
das hat dann immerhin 576 logik-blocks/register, 12 kbit ram,
is fertig, hat >40 I/O auf pads und kost 39$

[Rumgucker]

Wenn da kein PLL drin ist, macht das Modul nur 25 MHz. Oder verguck ich mich?

[alfsch]

nee, seh ich auch so.
aber der chip hat ja weitere takteingänge...da kannste dann ja 100 Mhz reinjagen

[Hans Dorn]

Die Acex haben einen PLL an Bord, Faktor 2 geht auf jeden Fall.


Gruß Hans

[Rumgucker]

Ja... und mit diesem EAB-Ram wird die Kiste dann richtig schnell. Das ist schon recht überzeugend...

[Rumgucker]

Das CPLD-Dingens, VHDL und ich vertragen uns weitestgehend. Natürlich noch nicht mit Feinheiten aber es reichte, um alle Komponenten des Test-Boards per CPLD durchzuchecken.

Wenn ich bedenke, dass vor Urzeiten ein Kollege von mir mit einem PAL16R8 eine komplette Modem-Klingelfrequenzerkennung hinbekommen hat....

http://www.ece.msstate.edu/~reese/EE4743...0serab.pdf

Typischerweise haben wir die Dinger damals aber als Adressdekoder u.ä. verwendet.

....

Trotzdem... "altes PAL = neues CPLD". Bis auf ein wenig Schnickschnack und mehr IO und Makrozellen seh ich da wirklich keinen Unterschied.

Aber was stellt man mit einem CPLD an, wenn man nicht gerade Computerbauer ist und ein Haufen CMOS-Chips ersetzen möchte?

[Rumgucker]

Ich fühle mich absolut in der Lage, in den Pollin-CPLD einen Intel 8080 Core einzubrennen (Z80 passt leider gerade eben nicht). Mit dem Vorteil, dass alte 8080-Programme rund 50-mal schneller laufen könnten. Allerdings mit dem Nachteil, dass kaum noch einer weiß, wovon ich da eigentlich rede...

[Hans Dorn]

Also ich weiß nicht, wovon Du gerade redest. Meinst Du vielleicht den 4004? ;baeh

[Rumgucker]

Das kann mir hier keiner erzählen, dass er jemals auf 4004 oder 8008 gearbeitet hätte

[Rumgucker]

Da ich ja aus der PAL-Welt komme, ist mir VHDL ziemlich suspekt. Außerdem erinnert es mich sehr ans verhasste Pascal (ich bin 'C'-Fan).

Aber letztlich gefällt es mir überhaupt nicht, dass die Synthese in Verbindung mit den Librarys Dinge macht, die ich nur schwer nachvollziehen kann.

Gibts nicht hardwarenähere Werkzeuge? Zumal der 95144 ja auch noch wirklich gut überschaubar ist.

[Rumgucker]

Interessant...

http://www.mikrocontroller.net/topic/156256

...sowas hab ich allerdings schon. Aber interessant ist es schon.

[Hans Dorn]

Höh

Meine Bemerkung zum Thema 4004 bezog sich eher auf die Realisierbarkeit auf 'nem kleinen CPLD.

Du kannst, zumindest auf FPGAs, auch die einzelnen Logikzellen mit VHDL definieren. Ist aber 'ne üble Schreibarbeit.

Wie's bei CPLDs aussieht wieß ich nicht genau. Da müßte ich mal in die aktuelle Software schauen.

Gruß Hans

P.S: Schau Dir mal den grafischen Editor an, mit dem kannst Du Logik-Schaltungen zeichnen.

[Rumgucker]

Zitat:Original geschrieben von Hans Dorn
P.S: Schau Dir mal den grafischen Editor an, mit dem kannst Du Logik-Schaltungen zeichnen.

Thx für den Tipp. Hatte ich auch schon gesehen, aber noch nicht zum Laufen bekommen. Setz ich mich gleich mal ran...

[Rumgucker]

Zitat:Original geschrieben von Hans Dorn
Meine Bemerkung zum Thema 4004 bezog sich eher auf die Realisierbarkeit auf 'nem kleinen CPLD.

Nene... 8080 sollte schon gehen. Darüber aber nicht mehr. Aber auf den 4004 oder 8008 müssen wir wirklich nicht zurückgehen.

Ich hab aber mittlerweile entdeckt, dass das Einbrennen altertümlicher CPUs und MCs ein ganz alltäglicher Sport für die CPLD/FPGA-Freaks zu sein scheint.

[alfsch]

jojo...
hier werkeln die sportler:
http://www.opencores.org/projects

ed
8080