[alfsch]

-> 2. : fpga , zb xilinx spartan3e -200 , kost rund 13 eu bei digikey , hat genug ram drin (glaube rund 160 kbit ) , kann bis 300 Mhz , und mit 200 pin gehäuse könnte man gleich noch zb 40 pins als logik-analyser inputs verwenden
die ISE zum design+verify is kostenlos, download, zum programmieren geht jtag oder sogar ein par-port-kabel mit ein paar widerstd.
--> eben optimal . basta.
einziger echter haken: vhdl lernen is angesagt (falls mans nicht schon kann)

[Basstler]

Wobei man nicht zwingend in VHDL absteigen muss ... die Tools haben zum einem 99% der benötigten Funktionen als Bausteine drinn + können einige C nach VHDL synthetisieren.
VHDL vielleicht unten an der HW Basis zum optimieren (~Assembler) ... für die angestrebten 20MHz sollte das aber noch nicht nötig sein, dafür sind die Biester idR. schon schnell genug.

[Rumgucker]

@Alfsch:

Und wir sollen uns hier auf Lochraster mit 200 Pins rumschlagen? Was ist daran optimal?

Außerdem 160kBit? Meinst Du "BIT" ? Also 20.000 8-bit-Samples? Das ist ja nichts, wenn Du bedenkst, dass wir triggerfrei arbeiten wollen.

Wir brauchen richtig Speicher. 512 kBYTE, damit wir ordentlich lange aufzeichnen können. Und dann geht der PIC drüber und sucht erstmal den Triggerpunkt.

Und 13,-- sind sowieso suboptimal. Basta.

[Rumgucker]

Lasst uns doch erstmal runmgucken, was es so gibt.

Als erstes wünsche ich mir einen 30MHz-AD-Wandler mit 8Bit parallelem Ausgang und möglichst 8 DIP-Pins und nicht teurer als 5,--.

Gibts sowas?

...also gut. 16 Pins

[alfsch]

Zitat:Als erstes wünsche ich mir einen 30MHz-AD-Wandler

war die fee schon da oder denkst du an weihnachten ?

Zitat:und nicht teurer als 5,--. Gibts sowas? misstrau

nein

aber für 5,10 .
http://www.reichelt.de/?ACTION=3;ARTICLE...a4c491f416

+++
da das zeug alles ssop oder flatpack is, brauchste eh ne platine , 2sdk bietet sich da an
+++
ich bin dann raus, da meine schlussfolgerungen offenbar falsch sind .

[Rumgucker]

Zitat:Original geschrieben von alfsch
ich bin dann raus, da meine schlussfolgerungen offenbar falsch sind .

Du hast "basta" zuerst gesagt. Nun spiel hier nicht die Mimose.

Aber der Wandler ist gut. Jetzt brauchen wir nur noch RAM und nen Adresszähler dafür. RAM soll 2,-- kosten, der Zähler 1,--.

[alfsch]

1. sind das meine schlussfolgerungen . basta.
2. spiel ich weder dies noch das.

[Rumgucker]

FPGA ist Scheiße. Aus den von mir erwähnten Gründen. Vielleicht kommen wir da ja noch hin. Aber zur Zeit seh ich noch keine Not.

Es fehlt RAM und Counter.

[Basstler]

http://www.national.com/ds/DC/ADC08D1000.pdf

[Rumgucker]

http://www.reichelt.de/?;ACTION=3;LA=444...;OFFSET=50

So. Und nun noch Zähler.

[Rumgucker]

Sollte 19 Bit und 60 MHz haben.

-----


BTW: Alfschs AD-Wandler hat ne Oszi-ähnliche Eingangsimpedanz. Sehr schön.

[Rumgucker]

Also zwei davon:

http://www.reichelt.de/?ACTION=3;ARTICLE=3221;GROUPID=

[Rumgucker]

So... und nun kommt der spannende Teil. Die Takterzeugung. Wer hat ne Idee?

[Rumgucker]

Aha.. mit voller 50MHz-Auflösung können die 4 Chips für zusammen ? 9,-- also 10ms am Stück aufzeichnen. Das ist schon mächtig gewaltig.

Alle anderen Taktfrequenzen (für längere Aufzeichnungszeiten und zum Auslesen) kann der PIC direkt per Schleifen erzeugen (bis hoch zu 1MHz).

[Gerd]

Zitat:Original geschrieben von Rumgucker
Es fehlt RAM und Counter.

[Bild: ComputerSchrott_3_360_270.jpg]

[Rumgucker]

AD: Klick (? 5,10)

RAM: Klick (? 3,40)

2 x Counter: Klick (2 x ? -,22)

[Rumgucker]

Hab etwas Kummer mit dem ads830. Der hat keine 3-state-Ausgänge, trotz gegenteiliger Bezeichnung im Blockschaltbild. Allerdings kann ich seine Ausgänge auf Masse schalten, aber bei den hohen Frequenzen mit Dioden zu entkoppeln, ist auch nicht so prickelnd.

Und jetzt extra dafür nen '244 o.ä. einzusetzen, finde ich ja nun komplett daneben.

[sunny]

vielleicht kannst du dich ja doch noch mit der programmierbaren logik anfreunden. ist auch nicht wirklich viel teurer als ein paar standard logikgatter. allerdings viel flexibler und hip so wie so.
klick oder klick
wie du auf dein bitmuster beim 1-bit wandler kommst versteh ich allerdings nicht so recht. im wiki steht ja auch

Zitat:Hierbei wird das analoge Signal in gleichmäßigen Abständen abgetastet, je ein Abtastwert wird gespeichert und mit dem vorherigen verglichen. Ist die Amplitude des zweiten Abtastwertes größer als die des ersten, so wird vom Deltamodulator ein 1-Signal erzeugt. Ist der zweite Abtastwert kleiner, so wird ein 0-Signal erzeugt.

demnach solten doch bei einer steigenden flanke keine nullen im ausgangssignal sein?

[Rumgucker]

Der Integrator pendelt immer um die Eingangsspannung.

Wenn die Eingangsspannung Null ist, so ist das Integral der Deltas auch Null. Wenn die Eingangsspannung ungleich Null ist, so ist auch das Integral ungleich Null.

Die Deltamodulation kann also jeden x-beliebigen Analogwert mit beliebiger Genauigkeit (!) abbilden, WENN man nur lange genug die Einsen und Nullen integriert.

Und da liegt der Trick. Die Delta-Modulation muss vielfach schneller Einsen und Nullen produzieren, als das Eingangssignal sich ändern kann. Das Eingangssignal muss also in der Bandbreite nach oben hin begrenzt werden. Und die Delta-Frequenz muss vielfach höher sein (z.B. 1000-fach höher) als die höchstmögliche Signalfrequenz.

Die Delta-Modulation kann man übrigens auch direkt in eine D-Amp-Endstufe mit Filter einspeisen (wenn die Endstufe mit den vielen Megahertzen klar kommt): kommt feinste NF raus.

--------------

[Rumgucker]

Zitat:Original geschrieben von sunny
vielleicht kannst du dich ja doch noch mit der programmierbaren logik anfreunden. ist auch nicht wirklich viel teurer als ein paar standard logikgatter. allerdings viel flexibler und hip so wie so.
klick oder klick

Die Preise klingen interessant.